組合邏輯電路的設計與測試

一、實驗目的

掌握組合邏輯電路的設計與測試方法

二、實驗原理

1.使用中、小規模積體電路來設計組合電路是最常見的邏輯電路。設計

組合電路的一般步驟如圖3－1所示。

圖3－1 組合邏輯電路設計流程圖

根據設計任務的要求建立輸入、輸出變數，並列出真值表。然後用邏輯代數或卡諾圖化簡法求出簡化的邏輯表示式。並按實際選用邏輯門的型別修改邏輯表示式。

根據簡化後的邏輯表示式，畫出邏輯圖，用標準器件構成邏輯電路。最後，用實驗來驗證設計的正確性。

2.組合邏輯電路設計舉例

用「與非」門設計乙個表決電路。當四個輸入端中有三個或四個為「1」時，輸出端才為「1」。

設計步驟：根據題意列出真值表如表3－1所示，再填入卡諾圖表3－2中。

表3－1

表3－2

由卡諾圖得出邏輯表示式，並演化成「與非」的形式

z＝abc＋bcd＋acd＋abd

＝根據邏輯表示式畫出用「與非門」構成的邏輯電路如圖3－2所示。

圖3－2 表決電路邏輯圖

用實驗驗證邏輯功能

在實驗裝置適當位置選定三個14p插座，按照整合塊定位標記插好整合塊cc4012。

按圖3－2接線，輸入端a、b、c、d接至邏輯開關輸出插口，輸出端z接邏輯電平顯示輸入插口，按真值表（自擬）要求，逐次改變輸入變數，測量相應的輸出值，驗證邏輯功能，與表3－1進行比較，驗證所設計的邏輯電路是否符合要求。

三、實驗裝置與器件

1.＋5v直流電源2.邏輯電平開關

3.邏輯電平顯示器 4.直流數字電壓表

5. cc4011×2（74ls00） cc4012×3（74ls20） cc4030（74ls86）

cc4081（74ls08） 74ls54×2(cc4085) cc4001 (74ls02)

四、實驗內容

1.設計用異或門和與門組成的半加器電路。

2.設計乙個一位全加器，要求用異或門、與門、或門組成。

3.設計乙個對兩個兩位無符號的二進位制數進行比較的電路；根據第乙個數是否大於、等於、小於第二個數，使相應的三個輸出端中的乙個輸出為「1」，要求用與門、與非門及或非門實現。

五、實驗預習要求

1.根據實驗任務要求設計組合電路，並根據所給的標準器件畫出邏輯圖。

2.如何用最簡單的方法驗證「與或非」門的邏輯功能是否完好？

3.「與或非」門中，當某一組與端不用時，應作如何處理？

六、實驗報告

1.列寫實驗任務的設計過程，畫出設計的電路圖。

2.對所設計的電路進行實驗測試，記錄測試結果。

3.組合電路設計體會。

1.設計任務1中所用到的異或門為2輸入異或門，與門為2輸入與門；

2.設計任務2中所述異或門和與門同上，或門是2輸入或門；

3.設計任務3中所述與門、與非門和或非門均是2輸入端。

組合邏輯電路的分析與測試

一 實驗目的 1.掌握組合邏輯電路的功能測試。2.驗證半加器和全加器的邏輯功能。3.學會二進位制數的運算規律。二 原理說明 採用中 小規模積體電路組成的組合邏輯電路是最常見的邏輯電路。組合邏輯電路的分析就是找出給定組合邏輯電路輸出和輸入之間的邏輯關係，從而確定電路的邏輯功能，其步驟是 1 由給定的邏...

組合邏輯電路

一 選擇題 1 下列表示式中不存在競爭冒險的有 2 若在編碼器中有50個編碼物件，則要求輸出二進位制 位數為位。a.5 b.6 c.10 d.50 3.乙個16選一的資料選擇器，其位址輸入 選擇控制輸入 端有個。a.1 b.2 c.4 d.16 4.下列各函式等式中無冒險現象的函式式有 a.b.c....

組合邏輯電路的設計實驗報告

廣西大學實驗報告紙 實驗內容指導老師 實驗名稱 組合邏輯電路的設計 實驗目的 學習組合邏輯電路的設計與測試方法。設計任務 用四 二輸入與非門設計乙個4人無棄權表決電路 多數贊成則提案通過 要求 採用四 二輸入與非門74ls00實現 使用的積體電路晶元種類盡可能的少。實驗用儀器 儀表 數位電路實驗箱 ...