一、實驗目的
1. 掌握組合邏輯電路的功能測試。
2. 驗證半加器和全加器的邏輯功能。
3. 學會二進位制數的運算規律。
二、原理說明
採用中、小規模積體電路組成的組合邏輯電路是最常見的邏輯電路。
組合邏輯電路的分析就是找出給定組合邏輯電路輸出和輸入之間的邏輯關係，從而確定電路的邏輯功能，其步驟是：
（1） 由給定的邏輯電路圖寫出輸出邏輯函式表示式；
（2） 由已寫出的輸出邏輯函式表示式列出真值表；
（3） 從輸出邏輯函式表示式或真值表概括出電路的邏輯功能。
三、實驗裝置及器件
74ls00 二輸入端四與非門 3片
74ls86 二輸入端四異或門 1片
74ls54 四組輸入與或非門 1片
四、實驗內容
1. 組合邏輯電路功能測試。
圖8-2-1-1 2片74ls00組成的組合邏輯電路
（1） 用2片74ls00組成圖8-2-1-1所示邏輯電路，為便於接線和檢查，在圖中要註明晶元編號及各引腳對應的編號。
（2） 圖中a、b、c接電平開關，y1，y2接發光管電平顯示。
（3） 按表8-2-1-1要求，改變a、b、c的狀態填表並寫出y1，y2邏輯表示式。
=+b=
（4） 將運算結果與實驗比較。
表8-2-1-1 邏輯功能測試表
2. 測試用異或門（74ls86）和與非門組成的半加器的邏輯功能。
根據半加器的邏輯表示式可知，半加器y是a、b的異或，而進製z是a、b相與，故半加器可用乙個整合異或門和二個與非門組成如圖8-2-1-.2。
（1） 在學習機上用異或門和與門接成以上電路，a、b接電平開關s，y、z接電平顯示。
（2） 按表8-2-1-2要求改變a、b狀態，填表。
圖8-2-1-2 半加器電路
表8-2-1-2 半加器邏輯功能
3. 測試全加器的邏輯功能。
（1） 寫出圖8-2-1-3電路的邏輯表示式。
（2） 根據邏輯表示式列真值表。
（3） 根據真值表畫邏輯函式si、ci的卡諾圖。
yzx1x2＝
x3sici=
圖8-2-1-3 全加器電路
si=圖8-2-1-4全加器和輸出卡諾圖
ci=圖8-2-1-5全加器進製輸出卡諾圖
（4） 填寫表8-2-1-3各點狀態
4. 測試用異或、與或和非門組成的全加器的邏輯功能。
全加器可以用兩個半加器各兩個與門乙個或門組成在實驗中，常用一塊雙異或門、乙個與或非門和乙個與非門實現。
（1） 畫出用異或門、與或非門和非門實現全加器的邏輯電路圖，寫出邏輯表示式。
表8-2-1-.3 全加器各點輸出狀態
表8-2-1-4 全加器真值表
五、實驗報告
1、整理實驗資料、圖表並對實驗結果進行分析討論。
2、總結半加器和全加器的功能特點。
3、總結組合邏輯電路的分析方法。
組合邏輯電路的設計與測試
一 實驗目的 掌握組合邏輯電路的設計與測試方法 二 實驗原理 1.使用中 小規模積體電路來設計組合電路是最常見的邏輯電路。設計 組合電路的一般步驟如圖3 1所示。圖3 1 組合邏輯電路設計流程圖 根據設計任務的要求建立輸入 輸出變數，並列出真值表。然後用邏輯代數或卡諾圖化簡法求出簡化的邏輯表示式。並...
組合邏輯電路
一 選擇題 1 下列表示式中不存在競爭冒險的有 2 若在編碼器中有50個編碼物件，則要求輸出二進位制 位數為位。a.5 b.6 c.10 d.50 3.乙個16選一的資料選擇器，其位址輸入 選擇控制輸入 端有個。a.1 b.2 c.4 d.16 4.下列各函式等式中無冒險現象的函式式有 a.b.c....
組合邏輯電路的應用學案
組合邏輯電路的應用與測試 學案 主備人 明雲飛課時 2課時上課時間 第十周 學習目標 1 認知目標 掌握組合邏輯電路的設計步驟及相關電路的應用原理。2 技能目標 掌握組合邏輯電路組裝與測試 3 情感目標 養成動手動腦結合學習的習慣，提高自己的學習能力。學習重點 組合邏輯電路 三人表決器的應用原理。學...