科學論壇
基於ｆｐｇａ實現訊號脈衝壓縮鄧軍
（電子科技大學電工學院成都 ６１００５４）
［摘要］本文以軟體無線電為指導，提出利用ｆｐｇａ平台實現脈衝壓縮雷達訊號處理的設計方案。首先分析脈衝壓縮雷達訊號處理流程；然後採用模
塊化設計思想，分別多訊號採集，脈衝壓縮，訊號提取和目標識別步驟進行分析與設計：最後在ｍａｔｌａｂ與ｉｓｅ軟體上進行**並給出**結果。
［關鍵詞］數字下變頻；脈衝壓縮；ｆｐｇａ
ｒｅｓｕｌｔｓ．
中圖分類號：ｔｎ９５８．３文獻標識碼：ａ文章編號一ｏ１
１引言頻搬移到基帶。數字下變頻前的模數轉換器是在中頻進行取樣的，取樣速隨著近年來現場可程式設計門陣列（ｆｐｇａ）器件和通用數字訊號處理器率一般都比較高，混頻後的資料率和取樣速率是一樣的，后級ｆｉｒ濾波器（ｄｓｐ）在晶元邏輯規模和處理速度等方面效能的迅速提高，用硬體程式設計或軟是無法達到這樣的處理速率的，因此先通過級聯積分梳狀濾波器（ｃｉｃ）件程式設計方式實現無線功能的軟體無線電技術在理論和實用化上都趨於成熟和和半帶濾波器（ｈｂ）進行大的資料抽取，降低資料率，再使用ｆｉｒ濾波完善。軟體無線電技術只需通過軟體上的更新就能夠選擇不同的業務或調製器進行濾波。
方式、追加和修改功能，具有傳統硬體方式所無法比擬的靈活性、開放性和２ ２脈衝懲縮
可擴充套件性。因此，，高測距精度種軍用和民用的無線系統中。在現有的技術水平下，在一片ｆｐｇａ中實現乙個和高距離分辨力要求訊號具有大的頻寬。
而雷達的測速精度和速度分辨力則軟體無線電接收機系統完全可以到達要求。相對與使用商業ｍｄ板，ｄｓｐ板和取決於訊號的時間結構，訊號必須有大的時寬才能提高雷達的測速精度和速工控機來實現乙個脈衝壓縮系統成本可以大量降低，並且具有體積小，設計度分辨力。與此同時，為了提高雷達對目標的發現能力還要求訊號具有高能靈活的多方面的優勢。
量。為了滿足現代雷達的各方面效能要求，必須使雷達訊號具有大的時寬，帶２脈衝壓縮
寬以及能量成績。但是，在系統的發射和饋電裝置峰值功率受限的情況下，提２．１數字下變頻
高訊號能量只能依靠加大訊號的時寬來實現。我們早已知道單載頻脈衝訊號模擬中頻訊號經過模數轉換器取樣後得到數字中頻訊號，輸入到數字下的時寬和頻寬乘積近似為１，大的時寬與大的頻寬不可兼得。對於這種信
變頻模組後先與數控本振（ｎｃｏ）產生的兩路正交本振訊號相乘，將訊號由中
號，雷達測距精度和距離分辨力和雷達的測速精度和速度分辨力以及雷達的
作用距離之間存在著固有的不可調和的矛盾。在匹配濾波器理論基礎之上，在寬脈衝內附加線性調頻，以擴充套件訊號的頻帶，是訊號的時寬頻寬乘積大於１。由此得到了脈衝壓縮訊號。
３主要模組的ｆｐｇａ實現
ｌ數字下變壤ｌ
在數字訊號處理領域，幾乎絕大多數演算法設計和系統嚴整是在ｍａｔｌａｂｌ
和ｓｉｍｕｌｉｎｋ中完成的，但是並不能轉換為最終的硬體實現。ｘｉｌｉｎｘ公司設計了大量的引數化ｉｐ ｃｏｒｅ用於ｄｓｐ建模和驗證，設計只需要在ｓｙｓｔｅｍ
ｙｏ兩路低遞濾波
軟體中呼叫相應的ｉｐ ｃｏｒｅ，在ｍａｔｌａｂ中進行ｄｓｐ建上
模就可以完成ｄｓｐ設計及**。
ｇｏ兩路抽取
數字下變頻中ｎｃｏ模組是呼叫中的單『
元實現模組呼叫ｖｉｒｔｅｘ ５一中的硬體乘法器實現。ｃｉｃ濾波ｌ匹配濾城ｉ
器的模型中包括ｅｘｐａ ｎｄ模組對輸入訊號進行移位操作，以避免溢位和ｃｏｍｂ模組分別實現和級累加器和差分器操作，ｍｕｌｔ模組實現不同抽取率下的幅度補償則實現資料抽取功能。
圖１訊號脈衝壓縮**過程
脈衝壓縮部分採用頻域處理方式，其中的ｆｆｔ和ｉｆｆｔ模組直接呼叫ｘｉ１ｉｎｘ的實現，乘法部分從ｄｄｒ中調取資料完成。
４**測試
以訊號頻寬２００ｍｈｚ，取樣頻率４８０ｍｈｚ，訊號中心頻率３６０ｍｈｚ，脈壓輸出主副比大於３３ｄｂ的線性調頻訊號為例進行**。
用ｍａｔｌａｂ**產生訊號，然後處理得到如圖２波形：參考文獻
一數字訊號處理一基於計算機的方法［ｍ］．孫洪，等譯．北京：電子工業出版社，２００５．
［３］賀知明，黃巍，向敬成．數字脈衝壓縮時域與頻域處理方法的對比研究［ｊ］．電子科技大學學報
［４］劉凌，胡永生．數字訊號處理的ｆｐｇａ實現［砌．北京：清華大學出版棧
２００３．＾－
…．．．．．．．……
圖２線性調頻訊號通過匹配濾波器的輸出波形
１２６ ｌ科技博覽
基於FPGA的交通燈設計
數字系統課程設計報告書 目錄摘要1 1設計目的2 2設計內容及要求2 3系統整體方案及設計原理2 4各模組電路設計與實現3 4.1 分頻模組設計與實現3 4.1.1分頻模組圖 4.1.2分頻模組程式 4.2 交通燈控制器模組設計與實現4 4.2.1交通燈控制模組圖 4.2.2交通燈控制模組程式 4....
基於FPGA的函式發生器
姆潛電子測量技術 王金庭楊敏田浩 沈田第 卷第 年 月期 湖北經濟學院電子工程系武漢 中國地質大學機電學院武漢 摘要 介紹了基於 的函式發生器的設計 實驗和測試。系統運用了基於嵌入式處理器的 技術，以 公司的 系列 為平台，將微處理器 匯流排 數字頻率合成器 儲存器和 介面等部件整合在 一片 上，實...
基於FPGA的FIFO設計和應用
技術分類 可程式設計器件 2009 11 20 張奇山劉安芝劉希順 引言在利用dsp實現 實時跟蹤時，需要進行大量高速的影象採集。而dsp本身自帶的fifo並不足以支援系統中大量資料的暫時儲存，這就要求大的中間快取，而專用的高速fifo晶元 昂貴且容量受限，大大增加了商業成本，因此在實際應用中尋找f...