姆潛電子測量技術
王金庭楊敏田浩
沈田第３２０３１０卷第４年４月期
（１．湖北經濟學院電子工程系武漢４３０２０５；２．中國地質大學機電學院武漢４３０２０５）
摘要：介紹了基於ｆｐｇａ的函式發生器的設計、實驗和測試。系統運用了基於嵌入式處理器的ｓｏｐｃ技術，以
ａｉｔｅｒａ公司的ｃｙｃｌｏｎｅ１ｉ系列ｆｐｇａ為平台，將微處理器、匯流排、數字頻率合成器、儲存器和ｉ／０介面等部件整合在
一片ｆｐｇａ上，實現了５０ ｈｚ到１０ｍｈｚ頻率範圍正弦訊號的輸出，擴充套件了等多種訊號調製功
能。輸出級採用ａｄ８１１的功率放大器以提高負載能力，５ｏ ｑ負載下輸出峰一峰值０４６ｖ可調。關鍵詞：現場可程式設計門陣列；頻率合成；調製；濾波器中圖分類號：ｔｐ２７４．２
文獻標識碼：ｂ
０ 引言
隔的改變，控制讀出儲存波形器乙個週期正弦波幅值的數目，達到輸出頻率的控制。由於為了輸出波形不失真，就要求每個週期從波形表中讀出不少於３２個點，當系統輸出達到１０ ｍｈｚ時，則ｄ／ａ轉化速率至少要３２０ ｍｈｚ。上述功
目前的函式發生器普遍採用ｄｄｓ技術，選用專用的
ｄｄｓ晶元和ｍｃｕ可設計出效能較高的函式發生器，但缺
點是使用的晶元數量較多，電路結構較複雜。運用了基於嵌入式處理器的ｓｏｐｃ技術，可以將ｄｄｓ、控制電路等整合在一片ｆｐｇａ晶元上，用較簡單的電路即實現了正弦信
能可使用ｖｈｄｉ語言對ｆｐｇａ程式設計實現。
號的產生以及等多種訊號調製功能，完成較高的效能指標。
１ 系統功能設計
１．１正弦訊號產生
採用直接數字頻率合成（ｄｄｓ）技術。其原理如圖１所示，在ｆｐｇａ／ｃｐｌｄ內部實現高速的多位數相位累加器，
圖１基於ｄｄｓ技術的訊號發生器
輸出位址訊號，控制讀出波形儲存器中存放的正弦波幅度數碼訊號，通過改變相位累加器的相位增量ｍ，即位址間
＊**專案：湖北經濟學院校級青年資助**
１．２利用乘法器實現調幅
採用在ｆｐｇａ內進行全數字的乘法運算取常用的模
３２ 王金庭等：基於ｆｐｇａ的函式發生器
擬乘法器。將系統產生的載波和調製訊號送入乘法器兩輸入端，相乘輸出得到幅度調製訊號。在調製訊號加上直流成分就可得到普通調幅波輸出，調節直流成分的大小可調
第４期ｆｐｇａ內實現，所以模擬電路僅包含ｄａ轉換電路，濾波電路以及功放電路。由於在ｆｐｇａ內嵌入了軟核處理器，可實現系統的控制。
系統框圖如圖２所示。
節調制度ｍ 的值。
１．３模擬頻率調製
基於ｆｍ原理，根據調頻訊號變化的規律採用數字方式控制ｄｄｓ正弦波發生器的頻率控制字，直接作用於輸出
波形的頻率值，即實現了對訊號源的頻率調製。
１．４鍵控法產生２ａｓｋ訊號
通過ｖｈｄｉ語言在ｆｐｇａ內數字實現，數位電路內的０、１數字基帶訊號作為選擇開關訊號對應於鍵控訊號，ｄｄｓ對應於載波發生器。
１．５相位選擇法產生這ｐｓｋ訊號
二進位制相移鍵控用同乙個載波的兩種相位來代表數碼訊號。由相位選擇法產生，即由數字基帶訊號控制在兩路反向訊號中選擇一路訊號，兩路反向訊號由ｄｄｓ產生。
２理論分析與計算
２．１正弦波頻率計算與控制方法
ｄｄｓ輸出訊號頻率為：ｆ０一（廠ｒ×ｋ）／２最低輸出頻率為：ｆ…一－廠ｃ／２
式中：為累加時鐘頻率，ｋ為頻率控制字，ｎ為累加器位數。本設計中．一１２０ｍｈｚ，ｎ一３２，則１ｈｚ頻偏控制字ｋ為：ｋ一２ｎ／廠ｒ一
要求頻率步進△ｆｏ一１００ ｈｚ，則相應的頻率控制字的步進值為：ａｋ一
２．２功率放大模組
功率放大部分採用電壓反饋型寬頻運放供電，增益為＋１ｏ情況下，一３ ｄｂ頻寬達１００ ｍｈｚ，輸出電流達１００ ｍａ，輸出峰峰值可達６ｖ。２．３ ａｍ調製模組
調幅訊號表示式為：
（￡）一
式中：ｏｊｏｔ，ｗｔ分別為調製訊號和載波訊號的角頻率；為
調制度。
令ｖ（０）一一則
（）一故調幅訊號可通過乘法器和加法器得到；通過改變調製訊號 （）的幅值來改變ｌｔｌａ，當
（）的範圍為０．１～１ｖ，
對應為１０ ～１００ ；也可以
通過改變直流分量ｖｏ的大小來改變 ｎ。
３系統組成及硬體設計
３．１系統組成
本系統由ｆｐｇａ，模擬電路以及外設３個部分組成。由於正弦訊號發生和各種調製功能均通過ｄｄｓ方式在
圖２系統組成框圖
３．２硬體設計
３．２．１數字部分
以嵌入式處理器ｎｉｏｓｉｉ為核心，將微處理器、匯流排、外
設、ｄｄｓ、儲存器和ｉ／ｏ介面等器件整合在一片ｆｐｇａ上，建立乙個可程式設計片上系統，系統可實現以下５個方面的功
能：①控制鍵盤和顯示器；②根據輸入的頻率值，通過資料計算得到頻率控制字；③實現數字頻率合成器；④實現數字調製器；⑤實現對ｄａｃ的控制。
使用數字訊號處理技術，通過軟體程式設計實現不同調製方式的選擇，如調幅、調頻、ｐｓｋ、ａｓｋ、掃頻功能等。
這種設計方式充分利用了ｆｐｇａ的資源，減少了ｃｐｕ與外設的介面，在很大程式上提高了系統的整速度、可靠性
及成本。
３．２．２模擬部分
１）ｄａｃ轉換電路
由於ｄｄｓ的資料輸出速率為１２０ｍｈｚ，所以ｄａｃ的轉換速率必須大於１２０ ｍ／ｓ，可以選用高速的ｄａｃｇ０４，
ｄａｃｇ０４轉換速率為１７０ ｍ／ｓ，滿足速率的要求。同時，其有效解析度為１２位，轉換精度高，輸出波形誤差小。
２）低通濾波器
低通濾波器可採用７ｒ型ｌｃ低通濾波器，通ｅｗｂ９．０電路**，可滿足設計要求。
３）功率放大電路
為了在５ｏ ｑ負載上電阻上輸出電壓的峰一峰達到
６ ｖ±１ｖ，可選擇高速電流反饋運放為高
速運放，單位增益時，３ ｄｂ頻寬為１４０ ｍｈｚ。
４效能測試與分析
４．１系統測試儀器
１）數字萬用表ｕｔ２００３；
２）ｅｅ１６４０ｃ型函式訊號發生器和ｅｅｌ６４１ｄｄｓ合成訊號發生器；
型示波器；
４）電晶體毫伏表。４．２測試效能概覽４．２．１電壓輸出幅度測試
測試功率電路的電壓幅度輸出結果如表１所示。
３３ 第３３卷
電子測量技術
表１ 電壓幅度測試
訊號的輸出，並實現了的輸出功能。如增加波形變換電路可輸出三角波等其他波形，通過測試整個體統輸出訊號波形沒有失真，輸出幅度較大，實現了較高的效能指標。
參考文獻
潘松．ｅｄａ技術實用教程［ｍ］．北京：科學出版社，
４．２．２ ａｍ調製測試
ｄｄｓ訊號發生器提供１ｋｈｚ的調製訊號並將其峰一峰周峰，張睿，高攸綱．基於ｄｄｓ的直接數字調頻訊號值設為訊號發生器提供載頻訊號，分別頻譜解析式［ｊ］．電子測量與儀器學報，２００８（５）：
接人ａｍ調製模組。輸出接入示波器，直接觀察輸出ａｍ
５９—６２．
調製波的包絡，並用萬用表測試直流電壓的大小，測得資料
大學生電賽組委會編．全國大學生電子設計競賽獲獎
如表２所示。
作品選編２００５［ｍ］．北京：北京理工大學出版社，
表２ ａｍ調製波測試資料
閆永志．基於ｆｐｇａ的可程式設計定時器／計數器８２５３的設計與實現［ｊ］．電子設計應用
傅豐林．ｎｉｏｓｉｉ軟核心嵌入式處理器設計大賽優秀］口］
］］］作品精選［ｍ］．西安：西電子科技大學出版社，２００５：］］］
１６－６９．
劉建成，鄒應全，行鴻彥．基於ｄｄｓ９８３４的函式發生
器設計［ｊ］．現代電子技術
郝小江，黃昆．基於ｆｐｇａ的調製訊號設計［ｊ］．國外
電子測量技術
李曉明，曲秀傑．在訊號發生器中ｄｄｓ／ｆｐｇａ的應用
測試［ｊ］．現代電子技術
ａｓｋ：基波序列高電平時輸出正弦波，低電平時輸出０，示波器測得的輸出波形滿足要求。
作者簡介
ｐｓｋ：原正弦訊號作一路輸入，經訊號經過反相器後作
王金庭，男，１９７１年１月出生，碩士，大學生電子設計
靈異了輸入。基波序列高電平時輸出反相信號，低電平時競賽指導老師，主要研究方向為：電子技術、資訊處理。
輸入原訊號。示波器測得的輸出波形滿足要求
５ 結論
本系統以ｆｐｇａ為核心實現了正弦
（上接第１８頁）
［４］吳文全，葉曉慧．ｑ級小電阻測量方法研究［ｊ］．電測
與儀表作者簡介
［５］王福瑞．單片微機測控系統設計大全［ｍ］．北京：北京
楊媛如。女，１９８４年出生，工學碩士，航空航天大學出版社
主要研究方向為光電檢測技術。
一徐熙平，男，博士，教授，博士生導師，［７劉福太．黃版電子電路５１１例［ｍ］．北京：科學出版
主要從事光電檢測技術與質量控制方面社
研究工作。
ｅ８］郝曉劍，楊述平，等．儀器電路設計與應用［ｍ］．北京：
電子工業出版社３４
函式訊號發生器的設計
山東農業大學資訊學院 課程設計 課程名稱 模擬電子技術基礎課程設計 題目名稱 函式訊號發生器的設計 姓名 李振 學號 20104640 班級 2010級一班 專業 電子資訊科學與技術 設計時間 2011 2012 1學期15 16周 教師評分 2011 年 12 月 9 日 目錄1設計的目的及任務2...
正弦訊號發生器設計方案 FPGA
1 引言 為了精確地輸出正弦波 調幅波 調頻波 psk及ask等訊號，並依據直接數字頻率合成 direct digital frequencysvnthesizer，簡稱ddfs 技術及各種調製訊號相關原理，設計了一種採用新型dds器件產生正弦波訊號和各種調製訊號的設計方法。採用該方法設計的正弦訊號...
基於AD9834的多功能函式訊號發生器的設計
作者 史蕊劉威鵬 電腦知識與技術 2013年第33期 摘要 介紹了dds的原理，並採用atmega48處理器和dds晶元ad9834實現了多功能函式訊號發生器的軟硬體設計。該訊號發生器除能產生正弦波 方波和三角波多種波形外，還具有占空比 振幅程式控制可調，訊號數字調製和掃頻等功能，實驗表明該裝置效能...