作者：史蕊劉威鵬
**：《電腦知識與技術》2023年第33期
摘要：介紹了dds的原理，並採用atmega48處理器和dds晶元ad9834實現了多功能函式訊號發生器的軟硬體設計。該訊號發生器除能產生正弦波、方波和三角波多種波形外，還具有占空比、振幅程式控制可調，訊號數字調製和掃頻等功能，實驗表明該裝置效能穩定，成本低，失真度低。
關鍵詞：直接頻率合成技術（dds）；橢圓濾波器；貝塞爾濾波器；fsk、psk調製
中圖分類號：tp311 文獻標識碼：a 文章編號：1009-3044（2013）33-7606-03
在電子，通訊，電力系統等多領域的實驗和測量中，常需要使用特定波形，特定頻率和特定幅值的電訊號作為測試輸入激勵或載波訊號等，以完成對電子系統的訊號分析、功能測試或訊號調製的實現。函式訊號發生器不僅能實現上述功能，還是網路分析儀，頻譜儀等高效能儀器的重要組成部分。因此說函式訊號發生器有著廣泛的使用範圍和重要的研究意義[1-4]。
函式訊號發生器又稱訊號源或振盪器，能產生三角波、方波，正弦波等多種波形。dds（直接數字頻率合成器）作為一項關鍵的數位化技術，具有頻率切換速度快、頻率解析度高、相位連續變換，穩定度高、整合度高等優點[5]。該文以atmega48為處理器結合dds晶元ad9834設計了效能穩定，精度可靠的多功能函式訊號發生器。
1 dds工作原理
dds技術是從連續訊號的相位φ出發，將乙個余弦訊號取樣、量化、編碼，形成乙個余弦函式表儲存在rom中。合成時改變相位增量，由於增量不同，乙個週期內的取點數也不同，這樣產生的正弦訊號的頻率也就不同，從而達到頻率合成的目的。
本系統採用ti公司的dds晶元ad9834。其中它的相位累加器為28位，取其高12位作為讀取余弦波形儲存器的位址，其最高工作時鐘頻率為75mhz，可產生高達30mhz的波形，其dac解析度是10位[6]。
函式訊號發生器的設計
山東農業大學資訊學院 課程設計 課程名稱 模擬電子技術基礎課程設計 題目名稱 函式訊號發生器的設計 姓名 李振 學號 20104640 班級 2010級一班 專業 電子資訊科學與技術 設計時間 2011 2012 1學期15 16周 教師評分 2011 年 12 月 9 日 目錄1設計的目的及任務2...
基於FPGA的函式發生器
姆潛電子測量技術 王金庭楊敏田浩 沈田第 卷第 年 月期 湖北經濟學院電子工程系武漢 中國地質大學機電學院武漢 摘要 介紹了基於 的函式發生器的設計 實驗和測試。系統運用了基於嵌入式處理器的 技術，以 公司的 系列 為平台，將微處理器 匯流排 數字頻率合成器 儲存器和 介面等部件整合在 一片 上，實...
5 7簡易函式訊號發生器的製作
集美大學實驗報告用紙 課程 電子工藝實習日期 2009年5月11日 班級 光電0811 學號 2008534003 姓名 鄭美玲成績 實驗四 5.7簡易函式訊號放生器的製作 一 簡要工作原理 圖5 7為由ne555組成的方波訊號發生器，在此基礎上經一級rc濾波器輸出三角波訊號，再經一級rc濾波器輸出...