數字顯示電路
組合電路綜合設計
一．實驗目的
數字顯示電路實驗將傳統的4個分離的基本實驗，即基本門實驗，編碼器、顯示解碼器、7段顯示器實驗，加法器實驗和比較器實驗綜合為—個完整的設計型的組合電路綜合實驗。通過本實驗，要求學生熟悉各種常用msi組合邏輯電路的功能與使用方法，學會組裝和除錯各種msi組合邏輯電路，掌握多片msi、ssi組合邏輯電路的級聯、功能擴充套件及綜合設計技術，使學生具有數字系統外圍電路、介面電路方面的綜合設計能力。
1）掌握基本閘電路的應用，了解用簡單閘電路實現控制邏輯的方法。
2）掌握編碼、解碼和顯示電路的設計方法。
3）掌握用全加器、比較器電路的設計方法。
二．設計要求
操作面板左側有16個按鍵，編號為0到15，面板右側配2個共陽7段顯示器，操作面板圖下圖所示。
設計乙個電路：當按下小於10的按鍵後，右側低位7段顯示器顯示數字，左側7段顯示器顯示0；當按下大於9的按鍵後，右側低位7段顯示器顯示個位數字，左側7段顯示器顯示l。若同時按下幾個按鍵，優先順序別的順序是15到0。
現配備1個4位二進位制加法器74ls283，2個8線-3線優先編碼器74lsl48，2個74ls47顯示解碼器。
三．各模組的設計
該數字顯示電路為組合邏輯電路，可分為編碼、解碼和顯示電路以及基本閘電路、全加器電路。實驗採用的主要器件有1個4位二進位制加法器74ls283，2個8線-3線優先編碼器74lsl48，與非門74ls00，2個顯示解碼器74ls47。
◆ 各種晶元的功能介紹如下：
1）8—3線優先編碼器74lsl48簡介及工作原理：
在數字系統中，常採用多位二進位制數碼的組合對具有某種特定含義的訊號進行編碼。完成編碼功能的邏輯部件稱為編碼器。編碼器有若干個輸入，對於每乙個有效的輸入訊號，給與電平訊號的形式表示的特定物件，產生惟一的一組二進位制**與之對應。
按照編碼訊號的特點和要求，編碼器分為3類。即二進位制編碼器，可用與非門構成4-2線、8-3線編碼器。二—十進位制編碼器，將0~9十進位制數變成bcd碼，如74ls147、優先編碼器。
74ls148是8-3線優先編碼器，其外引線排列如下圖所示。
~為8個訊號輸入，低電平有效。為３位**輸出（反碼輸出）。為選通輸入端，當=0時允許編碼；當=1時輸出和被封鎖，編碼被禁止。
是選通輸出端，級聯應用時，高位片的端與低位片的端相連線，可以擴充套件優先編碼功能。為優先擴充套件輸出端，級聯應用時可作為輸出位的擴充套件端。
74ls148是一種常用的8—3線優先編碼器，其功能真值如表一所示。
2）3—8線二進位制顯示解碼器74ls47簡介及工作原理：
解碼是編碼的逆過程，以碼器的功能與編碼器相反，它將具有特定含義的不同二進位制**辨別出來，翻譯成對應的輸出訊號。
解碼器也分成3類，二進位制解碼器如3—8線解碼器74ls138。二—十進位制解碼器可實現各種**之間的轉換，例如74ls145。顯示解碼器，用來驅動各種數字顯示器，如共陽極數碼驅動器74ls47。
74ls47是驅動共陽極數碼管的解碼驅動器。其外引線排列如圖所示。為了直接驅動指示燈，74ls47的輸出是低電平作用的，即輸出為0時，對應字段點亮；輸出為1時，對應字段熄滅。
a、b、c、d接收二進位製碼輸入，的輸出分別驅動7段一碼管的a、b、c、d、e、f和g段。
當接低電平是，解碼器各段輸出低電平，數碼管7段全亮，因此可利用此段輸入低電平對數碼管進行測試。是動態滅零輸入使能端，當=1， =1， =0時，如果輸入數碼dcba=0000，解碼器各段輸出均為高電平，數碼管不顯示數字（但輸入其它數碼，數碼管仍顯示），並且滅零輸出為0。利用端，可對無意義的零進行消隱。
是靜態滅燈輸入使能端，它與動態滅零輸出共用乙個輸出端，當=0，不論dcba為何狀態，解碼器各段輸出均為高電平，顯示器各段均不亮，利用可對數碼管進行熄滅或工作控制。是動態滅零輸出端，當=0、=0，、dcba=0000時，且=0表示解碼器處於滅零狀態。端的設定主要用於多個解碼器級聯時，對無意義的零消隱。
3）整合加法器74ls283功能簡介及工作原理：
全加器是實現二進位制加運算的功能器件，然而人們更習慣於十進位制的運算。用4位二進位制加法器構成bcd碼加法器，當運算結果（和）小於或等於1001時，bcd碼加法與4位二進位制加法結果相同；當和數大於1001，由於bcd碼是逢十進一，而4位二進位制加法是逢十六進一，因此要在組間進製方式上加乙個校正電路，即在4位二進位制數相加結果大於9時，電路在自動加6。如整合加法器74ls283
整合加法器74ls283是4位二進位制超前進製全加器。外引線排列如圖4所示。和分別為加數和被加數， 為和數，為低位進製，為本進製。
74ls283邏輯功能表
4）整合晶元74ls00功能簡介
由於編碼器輸出的為反碼，所以在編碼器輸出到加法器的中間加入了與非門用與對反碼的反相成為原碼。與非門晶元74ls00管腳如圖三
四．電路圖設計及原理、功能說明
數字顯示電路設計電路圖如下圖所示：
電路工作原理
（1）編碼、解碼和顯示電路
16線—4線編碼器輸入訊號為~，低電平有效，而且的優先權最高，的優先權最低。輸出、、、為4位二進位制反碼(即0000~1111)。可用第一片的輸入端~。
分別接～，第二片的~接~，顯然第一片的優先權應高於第二片，只有當～無訊號時才允許第二片工作。因此，將第一片的選通輸出端和第二片的控制端相連，即可實現上述功能。通過與非門，將、、、取反。
（2）基本閘電路、全加器電路
根據系統的要求，顯示輸入應為8421bcd碼，可以採用加6的方法實現。當小於9時，直接輸入；當大於9時，將bcd碼加6(溢位後相當於減10)且十位進1，如圖2—3所示，由74ls74的真值表可知面三引腳置高電平。
（3）電路實現的功能概述
電路用兩片74ls148，第一片為高位輸入片，第二片為低位輸入片，在高位工作時，要求低位禁止工作。電路通過將高位片的選通輸出端接到低位片的控制輸入端，當高位片工作時輸出為高電平低位片不工作；當高位片不工作時，輸出為低電平，低位片工作，因此實現了高低位優先級別。
由於編碼器輸出的為反碼，所以在編碼器輸出到加法器的中間加入了與非門用與對反碼的反相成為原碼。因為編碼器只能有一片工作，在另一片不工作時其輸出端為高電平，因此三個與非門對工作片來說相當非門的作用。
用4位二進位制加法器構成bcd碼加法器，當運算結果（和）小於或等於1001時，bcd碼加法與4位二進位制加法結果相同；當和數大於1001，由於bcd碼是逢十進一，而4位二進位制加法是逢十六進一，因此要在組間進製方式上加乙個校正電路，即在4位二進位制數相加結果大於9時，電路在自動加6。電路如圖5所示。
電路高位片工作時，輸出為0，經反相器後為=1。當，有乙個為高電平時（=1， =1時為1010，即數字10）經過三個與非門後輸出為高電平，所以加法器加6。同時高位解碼器輸入0001，高位數碼顯示管顯示。
五．元器件清單
74ls148 2個
74ls00 7個
7447 2個
74ls283 1個
共陽極數碼管 2個
開關 16個
電阻若干
六．實驗感想
通過本次綜合設計實驗，我不僅學會了如何把編碼器、顯示解碼器、7段顯示器實驗，加法器實驗和比較器等晶元聯絡到一起。還熟練的掌握了每個晶元的功能，管腳接法。在實驗過程中，我們小組成員分工明確，相互幫助，共同進步，很好的了解了各種常用msi組合邏輯電路的功能與使用方法，學會組裝和除錯各種msi組合邏輯電路，掌握多片msi、ssi組合邏輯電路的級聯、功能擴充套件及綜合設計技術。
為接下來的時序電路打好了基礎，我想這是一次不錯的收穫和實踐。
上學期我們設計及焊接了模電實驗要求的語音放大器，設計及焊接的過程都比較順利，但最終除錯的過程有些波折。而本學期數位電路第乙個自己設計的實驗的除錯過程相對容易了很多。電路的設計及焊接也沒太多的複雜度。
之前我們也已經在課上做了幾次實驗板上的電路功能的實現過程，此次完全靠自己動手設計及焊接出來的電路，感覺蠻有意思的。這個電路中主要使用了編碼器、加法器及顯示解碼器實現了0-15數字在數碼管上的顯示功能，為我們下乙個時序電路的實際奠下了一定的基礎。
這次焊板子我們直接利用書上的電路圖，看起來是很簡單，但是由於其引腳的接法容易出錯，於是我們在接每一根導線的時候都十分小心，想到上次焊板子的時候我們花費了很大的精力才成功，於是我們認為這板子還得經過大量時間的除錯才會成功，但是當我們焊接完成後便發現我們的板子馬上就能用了！看來數電的確比模電要容易一些。而在交板子的時候還出現了乙個小插曲：
當我們準備交板子時，發現其功能不對！當時我們便慌張了，難道和模電一樣有不確定因素？但是我們很快發現是由於我們的乙個晶元掉了！
我們接上後便成功了。
數位電路實驗指導
數字電子技術 實驗指導書 於潤偉主編 黑龍江農業工程職業學院 數字電子技術 實驗指導書 於潤偉主編 專業班級 姓名設計乙個樓梯照明電路，裝在 一 二 三樓上的開關都能對樓梯上的同乙個電燈進行開關控制。合理選擇器件完成設計。1 實驗目的 1 學會組合邏輯電路的設計方法。2 熟悉74系列通用邏輯晶元的功...
數位電路大型實驗
數位電路與數字邏輯大型實驗報告 姓名 學號 xx 指導老師 x 專業班級 計科1201 學院 電腦科學與技術學院 提交日期 2014年5月26日 一 實驗內容 數字頻率計的設計。二 4位數字頻率計設計 1 設計題目 設計一4位數字頻率計，測量範圍為0 9999hz，假設被測訊號為標準的方波訊號。2 ...
數位電路實驗報告
姓名 張珂 班級 10級8班 學號 2010302540224 實驗一 組合邏輯電路分析 一 實驗用積體電路引腳圖 1 74ls00積體電路 2 74ls20積體電路 二 實驗內容 1 組合邏輯電路分析 邏輯原理圖如下 圖1.1組合邏輯電路分析 電路圖說明 abcd按邏輯開關 1 表示高電平，0 表...