姓名：張珂
班級：10級8班
學號：2010302540224
實驗一：組合邏輯電路分析
一．實驗用積體電路引腳圖
1． 74ls00積體電路
2． 74ls20積體電路
二、實驗內容
1、組合邏輯電路分析
邏輯原理圖如下：
圖1.1組合邏輯電路分析
電路圖說明：abcd按邏輯開關「1」表示高電平，「0」表示低電平；
邏輯指示燈：燈亮表示「1」，燈不亮表示「0」。
真值表如下：
表1.1 組合邏輯電路分析真值表
實驗分析：
由實驗邏輯電路圖可知：輸出x1==ab+cd ，同樣，由真值表也能推出此方程，說明此邏輯電路具有與或功能。
2、密碼鎖問題：
密碼鎖的開鎖條件是：撥對密碼，鑰匙插入鎖眼將電源接通，當兩個條件同時滿足時，開鎖訊號為「1」，將鎖開啟；否則，報警訊號為「1」，則接通警鈴。
試分析下圖中密碼鎖的密碼abcd是什麼？
密碼鎖邏輯原理圖如下：
圖 2 密碼鎖電路分析
實驗真值表記錄如下：
表1.2 密碼鎖電路分析真值表
實驗分析：
由真值表（表1.2）可知：當abcd為1001時，燈x1亮，燈x2滅；其他情況下，燈x1滅，燈x2亮。
由此可見，該密碼鎖的密碼abcd為1001.因而，可以得到：x1=，x2=。
實驗心得
1.本次實驗對元件74ls00和74ls20的埠熟悉了很多，大致記住了哪些埠是與非門的輸入端，哪些是輸出端。
2.熟悉了面板，知道怎樣換器件以及電源、開關的位置。
3.熟悉了基本邏輯電路的分析方法和及其邏輯功能的分析，熟悉了各類門的實物元件以及元件的使用和線路連線。
4.知道了利用單刀雙擲開關的雙接點，分別連線高電平和低電平，開關的擲點不同，閘電路輸入的電平也不同。
實驗二組合邏輯實驗（一）
半加器和全加器
一．實驗目的
熟悉使用門電路設計組合電路的原理和方法步驟。
二．預習內容
1．複習用門電路設計組合邏輯電路的原理和方法步驟
2．複習二進位制數的運算。
1） 用與非門設計半加器的邏輯圖
2） 完成用疑異或門、與或非門、與非門設計全加器的邏輯圖
3） 完成用異或門設計的3變數判奇電路原理圖
三．參考元件
四．實驗內容
1、用與非門組成半加器
由理論課知識可知：
*****
邏輯原理圖如下：
圖 2.1與非門設計半加器電路圖
真值表如下：
表2.1 半加器實驗結果記錄**
2、用異或門、與或非門、與非門組成全加器
由理論課知識可知：==
根據上式，設計如下電路：
圖 2.2用異或門、與或非門、與非門設計的全加器
真值表如下:
表2.2 全加器實驗資料**
3、用異或門設計3變數判奇電路，要求變數中1的個數為奇數時，輸出為1，否則為0.
根據題目要求可知：
輸出l=
則可以設計出如下電路：
圖 2.3用異或門設計的3變數判奇電路
真值表：
表2.3 判奇電路實驗資料**
4、「74ls283」全加器邏輯功能測試
圖2.4 元件74ls283
利用74ls283進行如下**中的測試：
圖 2.4 全加器
表2.4 「74ls283」全加器功能測試**
實驗心得
1.本實驗主要使用74ls00與74ls51來設計半加器與全加器以及判奇電路，在實驗中熟悉了這兩個元件的使用方法。加深了我對理論課知識的理解。
2.半加器不帶前級進製，全加器帶前級進製。
3.設計組合邏輯電路前先列寫邏輯表示式，然後根據邏輯表示式連線電路。
實驗三：組合邏輯實驗（二）
資料選擇器和解碼器的應用
一．實驗目的
熟悉資料選擇器和資料分配器的邏輯功能和掌握其使用方法。
二．預習內容
1）了解所有元器件的邏輯功能和管腳排列。
2）複習有關資料選擇器和解碼器的內容。
3）用八選一資料選擇器產生邏輯函式l=abc+ab+bc+c和l=abc
4）用3線——8線解碼器和與非門構成乙個全加器。
三．參考元件
（1）資料選擇器74ls151
圖3-1 74ls151
表3-1 74ls151的功能表
輸出y地表示式為
式中為cba的最小項。
將資料選擇器的位址訊號c、b、a作為函式的輸入變數，資料輸入~作為控制訊號，控制各最小項在輸出邏輯函式中是否出現，使能端en始終保持低電平。這樣，八選一資料選擇器就成為乙個三變數的函式產生器。
（2）3——8線解碼器74ls138
圖3-2 74ls138
表3-2 74ls138功能表
由功能表可知，當g1=1， =0， =0時，
式中為cba的最小項。
四．實驗內容
1、資料選擇器的使用：
當使能端en=0時，y是、、和輸入資料～的與或函式，其表示式為：
（表示式1）
式中是、、構成的最小項，顯然當=1時，其對應的最小項在與或表示式中出現。當=0時，對應的最小項就不出現。利用這一點，不難實現組合邏輯電路。
將資料選擇器的位址訊號、、作為函式的輸入變數，資料輸入～作為控制訊號，控制各個最小項在輸出邏輯函式中是否出現，使能端en始終保持低電平，這樣，八選一的資料選擇器就成為乙個三變數的函式產生器。
①用八選一的資料選擇器74ls151產生邏輯函式
將上式寫成如下形式：
該式符合表示式1的標準形式，顯然、、、都應該等於1，而式中沒有出現的最小項、、、，它們的控制訊號、、、都應該等於0，由此可畫出該邏輯函式產生器的邏輯圖：
圖 3.1 邏輯電路圖
2、3-8線解碼器的應用
用3-8線解碼器74ls 138和與非門構成乙個全加器，寫出邏輯表示式並設計邏輯電路圖。驗證實際結果。
全加器的和與新進製的表示式如下：
*****=
做出如下邏輯電路圖：
3、擴充套件內容
用一片74ls151構成四變數的判奇電路。
畫出如下電路圖：
圖3.4 74ls151做成的判奇電路
實驗心得
1.本實驗學會了使用74ls151與74ls138，以及運用這兩個元件構造邏輯函式。加深了我對理論課知識的理解。
2.知道了設計函式前，先要清楚所選器件的邏輯功能。
3.學會了如何根據器件的邏輯功能寫出函式的標準形式。
4.知道了如何根據函式標準形式確定器件每個埠的連線方式。
實驗四：觸發器和計數器
一．實驗目的
1、熟悉j k觸發器的基本功能和原理。
2、了解二進位制計數器74ls163的工作原理。
3、設計並驗證十進位制、六進製制計數器。
二．預習內容
1、複習有關r-s觸發器，j-k觸發器，d觸發器的內容。
2、預習有關計數器的工作原理。
3、用j——k觸發器組成三進製計數器，設計電路圖。
4、用74ls163和與非門組成四位二進位制計數器，十進位制計數器，六進製制計數器。設計電路圖。
三．參考原件
四、實驗內容
1、rs觸發器邏輯功能測試
用一塊74ls00與非門構成rs觸發器，用萬用表測量q及的電位，並記錄於下表中
圖4.1 rs觸發器電路圖
實驗記錄**如下：
表4.1 rs觸發器實驗功能表
2、六進製制計數器
圖4.2 六進製制計數器
3、十進位制計數器
圖4.3 十進位制計數器
4、 六十進位制計數器
圖4.4 六十進位制計數器
實驗心得
1.通過本實驗我了解了與非門構成的r—s觸發器的功能。與非門構成的rs觸發器為低電平有效。即：r=0，s=1時，q=0，=1；r=1，s=0時，q=1，=0。
2.我了解了74ls163的用法，熟悉了它的功能表，並且學會了使用74ls163來設計各種位制的計時器，熟悉了它的接線，以及各個埠的作用。
3.我了解了同步置數與非同步置數的區別，熟練了通過置數與清零來設計不同進製的計數器。
1）同步清零，即：當計數為n-1時，端輸入有效低電平，計數器清零，重新計數。
2）同步置數，即：一般將置數端設計為零，當計數為n-1時，端輸入有效低電平，計數器置數，重新計數。
實驗五：數位電路綜合實驗
一、實驗目的
1、學會計數器、解碼器、顯示器等器件的使用方法
2、學會用它們組成具有計數、解碼、顯示等功能的綜合電路，並了解他們的工作原理。
二、預習內容
1、複習有關計數器、解碼器、暫存器、顯示器的內容
2、熟悉有關元器件的管腳排列
3、設計十進位制計數解碼顯示電路。
三、參考元件
解碼器74ls248、計數器74ls169、共陰極七段顯示器
四、實驗內容
1、按自行設計電路圖接線
實驗六：555整合定時器
一．實驗目的
熟悉與使用555整合定時器。
數位電路實驗報告
班級姓名學號 實驗一基本邏輯閘電路的邏輯功能測試 一 實驗目的 熟悉幾種常用閘電路的邏輯功能，掌握其測試方法。二 實驗儀器和器材 直流穩壓電源一台 雙蹤示波器一台 萬用表一塊 基本邏輯電路實驗板一塊，包括 74ls00 2輸入四與非門 74ls32 2輸入四或門 74ls04 六反相器 74ls86...
數位電路實驗報告
學號 130704002 130704010 姓名 曹興運 丁玉祥 組號 b8 日期 2014.10.12 一 實驗目的 1 掌握中規模整合解碼器的邏輯功能和使用方法.2 掌握中規模整合編碼器的邏輯功能和使用方法.3 熟悉掌握整合解碼器74ls138的應用方法.4 掌握掌握整合解碼器74ls148的...
數位電路實驗報告
組合邏輯電路的設計與除錯 一 實驗目的 1 掌握用門電路設計組合邏輯電路的方法。2 掌握組合邏輯電路的除錯方法。二 實驗器材 數位電路實驗箱一台 74ls00若干 三 實驗內容 1 用與非門實現散人多數表決器電路 1 真值表 2 表示式化簡及變形 3 邏輯圖 2 用與非門實現 1 真值表 2 表示式...