一、填空題（本大題共 15 分，每空 1 分）
1．數位電路按照是否有記憶功能通常可分為兩類
2．由四位移位暫存器構成的順序脈衝發生器可產生個順序脈衝。
3．時序邏輯電路按照其觸發器是否有統一的時鐘控制分為時序電路和時序電路。
4. 邏輯代數又稱為代數。最基本的邏輯關係有三種。
5、t觸發器的特徵方程為jk觸發器的特徵方程為
6、二進位製碼***表示的十進位制數為相應的8421bcd碼為
7、逐次逼近型adc的數碼位數越多，轉換結果越但轉換時間越
二、單項選擇題（本大題共 20 分,每小題 2 分）
1. 將幅值上、時間上離散的階梯電平統一歸併到最鄰近的指定電平的過程稱為 。
a.取樣 b.量化 c.保持 d.編碼
2. 以下電路中可以實現「線與」功能的有 。
a.與非門 b.三態輸出門 c.集電極開路門 d.漏極開路門
3. 能實現分時傳送資料邏輯功能的是（ ）。
a. ttl與非門 b. 三態邏輯門 c. 集電極開路門 d. cmos邏輯門
4．cmos數字積體電路與ttl數字積體電路相比突出的優點是 。
a.微功耗 b.高速度 c.高抗干擾能力 d.電源範圍寬
5.同步時序電路和非同步時序電路比較，其差異在於後者 。
a.沒有觸發器 b.沒有統一的時鐘脈衝控制
c.沒有穩定狀態 d.輸出只與內部狀態有關
6. 要使jk觸發器的輸出q從1變成0，它的輸入訊號jk應為（ ）。
a. 00b. 01c. 10 d. 無法確定
7．對於t觸發器，若原態qn=1，欲使新態qn+1=1，應使輸入t= 。
a.0 b.1 d.
8. 下列觸發器中，沒有約束條件的是 。
a.基本rs觸發器 b.主從rs觸發器 c.同步rs觸發器 d.邊沿d觸發器
9. 邏輯函式的表示方法中具有唯一性的是 。
a .真值表 b.表示式 c.邏輯圖 d.卡諾圖
10. 邏輯變數的取值１和０可以表示
a.開關的閉合、斷開 b.電位的高、低 c.真與假 d.電流的有、無
三、判斷題（本大題共 10 分,每小題 2 分）
（ ）1、邏輯變數的取值，１比０大。
（ ）2、三態門的三種狀態分別為：高電平、低電平、不高不低的電壓。
（ ）3、d/a轉換器的位數越多，能夠分辨的最小輸出電壓變化量就越小。
（ ）4、若兩個函式具有不同的邏輯函式式，則兩個邏輯函式必然不相等。
（ ）5、利用反饋歸零法獲得n進製計數器時，若為非同步置零方式，則狀態sn只是短暫的過渡狀態，不能穩定而是立刻變為0狀態。
四、化簡題（本大題共 15 分,每小題 5 分）
1. 化簡邏輯函式為最簡與-或式。
2. 用卡諾圖法化簡：y(a,b,c,d)=
3. 用卡諾圖法化簡：
五、畫圖題（本大題共 10 分,每小題 10 分）
1、採用非同步清0法，將兩片整合計數器74ls161構成60進製計數器，畫出接線圖。
六、分析題（本大題共 30 分）
1、已知邏輯函式f1 ～f4為
試用prom實現之，並畫出相應電路。
2、試利用jk觸發器設計乙個同步八進位制減法計數器。
數位電路實驗 數字顯示電路
數字顯示電路 組合電路綜合設計 一 實驗目的 數字顯示電路實驗將傳統的4個分離的基本實驗，即基本門實驗，編碼器 顯示解碼器 7段顯示器實驗，加法器實驗和比較器實驗綜合為 個完整的設計型的組合電路綜合實驗。通過本實驗，要求學生熟悉各種常用msi組合邏輯電路的功能與使用方法，學會組裝和除錯各種msi組合...
數位電路總結
灌電流負載 當驅動門輸出低電平時，電流從負載門灌入驅動門 1 voh min 0.9vdd vol max 0.01vdd。所以cmos閘電路的邏輯擺幅 即高低電平之差 較大。2 閾值電壓vth約為vdd 2。3 cmos非門的關門電平voff為0.45vdd，開門電平von為0.55vdd。因此，...
數位電路總結
數位電路總結 2009 一 數位電路的概念 二 數碼訊號的概念 1 定義 在時間上 幅度上均離散的訊號就是數碼訊號 2 種類 二值訊號和多值訊號 3 表示 高電平和低電平 4 電平與電壓的區別 5 0 1與高低電平的關係 正邏輯 負邏輯 6 高 低電平的電壓範圍 1 ttl cmos器件有所不同 2...