一、選擇題
1.如果採用偶校驗方式，下列接收端收到的校驗碼中，（ a ）是不正確的
a、00100 b、10100 c、11011 d、11110
2、在下列邏輯電路中，不是組合邏輯電路的是（ d ）
a、解碼器 b、編碼器 c、全加器 d、暫存器
3、編碼器（a ）優先編碼功能，因而（ c ）多個輸入端同時為１。
a、有 b、無 c、允許 d、不允許
4、在某些情況下，使組合邏輯電路產生了競爭與冒險，這是由於訊號的a ）
a. 延遲b. 超前c. 突變 d. 放大
5、八路資料分配器，其位址輸入端有 b 個。
a.2b.3 c.4 d.8
6、組合邏輯電路通常由（ a ）組合而成。p222
a. 閘電路 b. 觸發器 c. 計數器 d. 暫存器
7、欲對全班43個學生以二進位制**編碼表示，最少需要二進位製碼的位數是（ ）。
a、5 b、6 c、8 d、43
8、比較兩個一位二進位制數a和b,當a=b時輸出f=1,則f的表示式是（ ）。
a、f=ab b、[b', 'altimg': '', 'w': '60', 'h':
'28'}] c、[', 'altimg': '', 'w': '31', 'h':
'28'}] d、f=a⊙b
9、設某函式的表示式f=a+b,若用四選一資料選擇器來設計，則資料端d0d1d2d3的狀態是（ ）。(設a為高位)
a、0111 b、1000 c、1010 d、0101
10、已知某電路的真值表如下表所示，則該電路的邏輯表示式為 。
(a) (b) (c) (d)
11、三輸入、八輸出解碼器，對任一組輸入值其有效輸出個數為（ ）
a、3個 b、8個 c、1個 d、11個
12、圖1所示電路的邏輯功能相當於（ ）
a、與非門 b、或非門 c、異或門 d、同或門
13、 組合電路設計的結果一般是要得到（ ）。
a. 邏輯電路圖 b. 電路的邏輯功能 c. 電路的真值表 d. 邏輯函式式
14、十六路資料選擇器，其位址輸入端有（ ）個。
a. 16 b. 2 c. 4 d. 8
15、組合邏輯電路的輸出，與電路的原狀態（ ）。
a、有關 b、無關 c、不一定
16、最常用的顯示器件是（ ）數碼顯示器。
a、五段 b、七段 c、九段
17、編碼器屬於（ ）邏輯電路。
a、時序 b、組合 c、觸發器
18、若在編碼器中有50個編碼物件，則要求輸出二進位制**位數為 b 位。
a.5 b.6 c.10 d.50
19、乙個16選一的資料選擇器，其位址輸入（選擇控制輸入）端有 c 個。
a.1 b.2 c.4 d.16
20、四選一資料選擇器的資料輸出y與資料輸入xi和位址碼ai之間的邏輯表示式為y= a 。
a. b. c. d.
21、乙個8選一資料選擇器的資料輸入端有 e 個。
a.1b.2 c.3 d.4 e.8
22、在下列邏輯電路中，不是組合邏輯電路的有 d 。
a.解碼器 b.編碼器 c.全加器 d.暫存器
23、以下電路中，加以適當輔助閘電路， b 適於實現單輸出組合邏輯電路。
a.二進位制解碼器 b.資料選擇器 c.數值比較器 d.七段顯示解碼器
24、用四選一資料選擇器實現函式y=，應使 a 。
25、用三線-八線解碼器74ls138和輔助閘電路實現邏輯函式y=，應 ab 。
a.用與非門，y= b.用與門，y=
c.用或門，yd.用或門，y=
26、下列各型號中屬於優先編碼器是（ c ）。
a、74ls85 b、74ls138 c、74ls148 d、74ls48
27、八輸入端的編碼器按二進位制數編碼時，輸出端的個數是（ b ）。
a、2個 b、3個 c、4個 d、8個
28、四輸入的解碼器，其輸出端最多為（ d ）。
a、4個 b、8個 c、10個 d、16個
29、當74ls148的輸入端[}\\text\\overline}', 'altimg': '', 'w': '55', 'h':
'31'}]按順序輸入***時，輸出[}\\text\\overline}', 'altimg': '', 'w': '65', 'h':
'31'}]為（ c ）。
a、101 b、010 c、001 d、110
30、解碼器的輸入量是（ a ）。
a、二進位制 b、八進位制 c、十進位制 d、十六進製制
31、編碼器的輸出量是（ a ）。
a、二進位制 b、八進位制 c、十進位制 d、十六進製制
32、組合邏輯電路一般由（ a ）組合而成
a、閘電路 b、觸發器 c、計數器 d、暫存器
33、以下哪個編碼不能是二－十進位制解碼器的輸入編碼（ b ）
a 0000 b 1010 c 1001 d 0011
34、8線—3線優先編碼器的輸入為i0—i7 ，當優先級別最高的i7有效時，其輸出[}\\overline}\\overline}', 'altimg': '', 'w': '93', 'h':
'31'}]的值是（ c ）。
a．111 b. 010 c. 000 d. 101
35、十六路資料選擇器的位址輸入（選擇控制）端有（ c ）個。
a．16 b.2 c.4 d.8
36、已知74ls138解碼器的輸入三個使能端（e1=1， e2a = e2b=0）時，位址碼a2a1a0=011，則輸出 y7 ～y0是( c
a. 11111101 b. 10111111 c. 11110111 d. 11111111
二、判斷題：
1、組合邏輯電路的輸出只取決於輸入訊號的現態對 ）
2、3線—8線解碼器電路是三—八進位制解碼器錯 ）
3、已知邏輯功能，求解邏輯表示式的過程稱為邏輯電路的設計。 （ 對 ）
4、編碼電路的輸入量一定是人們熟悉的十進位制數錯 ）
5、74ls138整合晶元可以實現任意變數的邏輯函式錯 ）
6、組合邏輯電路中的每乙個門實際上都是乙個儲存單元錯 ）
7、共陰極結構的顯示器需要低電平驅動才能顯示錯 ）
8、只有最簡的輸入、輸出關係，才能獲得結構最簡的邏輯電路。 （ 對 ）
8、編碼與解碼是互逆的過程。（ √ ）
10、16位輸入的二進位制編碼器，其輸出端有4位。（√）
11、組合電路的特點是：任意時刻的輸出與電路的原狀態有關。
答案：錯誤
12、全加器是乙個只能實現本位兩個進製數相加的邏輯電路。
答案：錯誤
（ ）13、字元顯示器一般由八段發光二極體構成。
答案：錯誤
（ ）14、組合邏輯電路有若干個輸入端，只有乙個輸出端。
答案：錯誤
（ ）15、組合邏輯電路任意時刻的穩定輸出只由該時刻的輸入訊號取值組合決定，而與原電路狀態無關。
答案：正確
（ ）16、二進位制編碼器是將輸入訊號編成十進位制數字的邏輯電路。
答案：錯誤
（ ）17、組合邏輯電路一般由各種閘電路組成。
答案：正確
三、分析題
1、根據表3-15所示內容，分析其功能，並畫出其最簡邏輯電路圖。
表3-15 組合邏輯電路真值表
分析：從真值表輸入、輸出關係可寫出相應邏輯函式式為：
t': 'latex', 'orirawdata': 'f=\\overline\\overline\\overline+abc', 'altimg':
'', 'w': '134', 'h': '28'}]
顯然，電路輸入相同時，輸出才為1，否則為0。因此該電路是乙個三變數一致電路。
2、寫出圖3.45所示邏輯電路的最簡邏輯函式表示式。
分析：（a）圖的邏輯函式式為：
[(c+d)+ab\\overline+\\overline)(c+d)+ab\\overline\\overline\\\\ =\\overlinec+\\overlinec+\\overlined+\\overlined+ab\\overline\\overline', 'altimg': '', 'w': '264', 'h':
'88'}]
（b）圖的邏輯函式式為：
[)(\\overline+c)\\\\ =a\\overline+ac+\\overline+\\overlinec\\\\ =ac+\\overline', 'altimg': '', 'w': '171', 'h':
'88'}]
四、設計題
1、畫出實現邏輯函式[c+\\overlinec', 'altimg': '', 'w': '159', 'h': '28'}]的邏輯電路。
設計：對邏輯函式式進行化簡：
[c+\\overlinec\\\\ =ab+ac+\\overlinec\\\\ =ab+c', 'altimg': '', 'w': '159', 'h': '88'}]
根據上述最簡式可畫出邏輯電路為：
2、設計乙個三變數的判偶邏輯電路，其中0也視為偶數。
設計：根據題目要求寫出邏輯功能真值表如下;
根據真值表寫出邏輯函式式並化簡為最簡與或式如下：
[\\overline\\overline+\\overlinecb+a\\overlinec+ab\\overline', 'altimg': '', 'w': '252', 'h':
'28'}]
3、用與非門設計乙個三變數的多數表決器邏輯電路。（10分）
設計：根據題目要求寫出邏輯功能真值表如下：
根據真值表寫出邏輯函式式並化簡為最簡與或式如下：
t': 'latex', 'orirawdata': 'f=\\overlinebc+a\\overlinec+ab\\overline+abc=\\overline\\overline\\overline}', 'altimg':
'', 'w': '369', 'h': '58'}]
根據上述最簡式畫出相應邏輯電路圖如下：
4、用與非門設計乙個組合邏輯電路，完成如下功能：只有當三個裁判（包括裁判長）或裁判長和乙個裁判認為槓鈴已舉起並符合標準時，按下按鍵，使燈亮（或鈴響），表示此次舉重成功，否則，表示舉重失敗。
數字邏輯與數字系統教學大綱 理論
digital logic and digital systems 一 課程說明 課程編碼 03220040課程總學時 理論總學時 實踐總學時 72 18 周學時 理論學時 實踐學時 4 1 學分4 開課學期3 1 課程性質 專業必修課 2 適用專業與學時分配 本課程是高等教育工科電子 通訊 計算機...
數字邏輯設計課程總結
湯瑋傑 1400012917 本學期的數字邏輯設計課程結束了，總的來說，這堂課給我的感受是，收穫很大，既有挑戰，也十分有趣，作為一門實驗課，不僅注重動手實踐能力，也注重轉化理論去解決實際問題的能力。當然，這些也離不開老師耐心的指導和同學們細心的幫助。實驗課帶給我最大的收穫，我認為是給了我一種新的視角...
數碼訊號第7章
6.2 教材第7章習題與上機題解答 1 已知fir濾波器的單位脈衝響應為 1 h n 長度n 62 h n 長度n 7 h 0 h 5 1.5 h 1 h 4 2 h 2 h 3 3h 0 h 6 3 h 1 h 5 2 h 2 h 4 1 h 3 0 試分別說明它們的幅度特性和相位特性各有什麼特點...