ttl(邏輯閘電路)
全稱transistor-transistor logic,即bjt-bjt邏輯閘電路，是數字電子技術中常用的一種邏輯閘電路，應用較早，技術已比較成熟。ttl主要有bjt（bipolar junction transistor 即雙極結型電晶體，晶體三極體）和電阻構成，具有速度快的特點。最早的ttl閘電路是74系列，後來出現了74h系列，74l系列，74ls,74as,74als等系列。
但是由於ttl功耗大等缺點，正逐漸被cmos電路取代。
ttl閘電路有74（商用）和54（軍用）兩個系列，每個系列又有若干個子系列。
ttl電平訊號:
ttl電平訊號被利用的最多是因為通常資料表示採用二進位制規定，+5v等價於邏輯「1」，0v等價於邏輯「0」，這被稱做ttl（電晶體-電晶體邏輯電平）訊號系統，這是計算機處理器控制的裝置內部各部分之間通訊的標準技術。
ttl電平訊號對於計算機處理器控制的裝置內部的資料傳輸是很理想的，首先計算機處理器控制的裝置內部的資料傳輸對於電源的要求不高以及熱損耗也較低，另外ttl電平訊號直接與積體電路連線而不需要**昂貴的線路驅動器以及接收器電路；再者，計算機處理器控制的裝置內部的資料傳輸是在高速下進行的，而ttl介面的操作恰能滿足這個要求。ttl型通訊大多數情況下，是採用並行資料傳輸方式，而並行資料傳輸對於超過10英呎的距離就不適合了。這是由於可靠性和成本兩面的原因。
因為在並行介面中存在著偏相和不對稱的問題，這些問題對可靠性均有影響；另外對於並行資料傳輸，電纜以及聯結器的費用比起序列通訊方式來也要高一些。
1，ttl電平
輸出高電平》2.4v,輸出低電平<0.4v。
在室溫下，一般輸出高電平是3.5v，輸出低電平是0.2v。
最小輸入高電平和低電平：輸入高電平》=2.0v，輸入低電平<=0.
8v，雜訊容限是0.4v。
2，cmos電平：
1邏輯電平電壓接近於電源電壓，0邏輯電平接近於0v。而且具有很寬的雜訊容限。
3，電平轉換電路：
因為ttl和coms的高低電平的值不一樣（ttl 5v<＝＝>cmos 3.3v），所以互相連線時需要電平的轉換：就是用兩個電阻對電平分壓。
4，oc門，即集電極開路閘電路，od門，即漏極開路閘電路，必須外界上拉電阻和電源才能將開關電平作為高低電平用。否則它一般只作為開關大電壓和大電流負載，所以又叫做驅動閘電路。
5，ttl和coms電路比較：
1）ttl電路是電流控制器件，而coms電路是電壓控制器件。
2）ttl電路的速度快，傳輸延遲時間短(5-10ns)，但是功耗大。coms電路的速度慢，傳輸延遲時間長(25-50ns),但功耗低。coms電路本身的功耗與輸入訊號的脈衝頻率有關，頻率越高，晶元集越熱，這是正常現象。
3）coms電路的鎖定效應：
coms電路由於輸入太大的電流，內部的電流急劇增大，除非切斷電源，電流一直在增大。這種效應就是鎖定效應。當產生鎖定效應時，coms的內部電流能達到40ma以上，很容易燒毀晶元。
防禦措施：
1）在輸入端和輸出端加鉗位電路，使輸入和輸出不超過不超過規定電壓。
2）晶元的電源輸入端加去耦電路，防止vdd端出現瞬間的高壓。
3）在vdd和外電源之間加線流電阻，即使有大的電流也不讓它進去。
4）當系統由幾個電源分別供電時，開關要按下列順序：開啟時，先開啟coms電路得電源，再開啟輸入訊號和負載的電源；關閉時，先關閉輸入訊號和負載的電源，再關閉coms電路的電源。
6，coms電路的使用注意事項
1）coms電路時電壓控制器件，它的輸入總抗很大，對干擾訊號的捕捉能力很強。所以，不用的管腳不要懸空，要接上拉電阻或者下拉電阻，給它乙個恆定的電平。
2）輸入端接低內組的訊號源時，要在輸入端和訊號源之間要串聯限流電阻，使輸入的電流限制在1ma之內。
3）當接長訊號傳輸線時，在coms電路端接匹配電阻。
4）當輸入端接大電容時，應該在輸入端和電容間接保護電阻。電阻值為r=v0/是外界電容上的電壓。
5）coms的輸入電流超過1ma，就有可能燒壞coms。
7，ttl閘電路中輸入端負載特性（輸入端帶電阻特殊情況的處理）：
1）懸空時相當於輸入端接高電平。因為這時可以看作是輸入端接乙個無窮大的電阻。
2）在閘電路輸入端串聯10k電阻後再輸入低電平，輸入端出呈現的是高電平而不是低電平。因為由ttl閘電路的輸入端負載特性可知，只有在輸入端接的串聯電阻小於910歐時，它輸入來的低電平訊號才能被閘電路識別出來，串聯電阻再大的話輸入端就一直呈現高電平。這個一定要注意。
coms閘電路就不用考慮這些了。
8，ttl電路有集電極開路oc門，mos管也有和集電極對應的漏極開路的od門，它的輸出就叫做開漏輸出。oc門在截止時有漏電流輸出，那就是漏電流，為什麼有漏電流呢？那是因為當三機管截止的時候，它的基極電流約等於0，但是並不是真正的為0，經過三極體的集電極的電流也就不是真正的 0，而是約0。
而這個就是漏電流。開漏輸出：oc門的輸出就是開漏輸出；od門的輸出也是開漏輸出。
它可以吸收很大的電流，但是不能向外輸出的電流。所以，為了能輸入和輸出電流，它使用的時候要跟電源和上拉電阻一齊用。od門一般作為輸出緩衝/驅動器、電平轉換器以及滿足吸收大負載電流的需要。
9，什麼叫做圖騰柱，它與開漏電路有什麼區別？
ttl積體電路中，輸出有接上拉三極體的輸出叫做圖騰柱輸出，沒有的叫做oc門。因為ttl就是乙個**關，圖騰柱也就是兩個**管推挽相連。所以推挽就是圖騰。
一般圖騰式輸出，高電平400ua，低電平8ma
請問什麼是ttl電平，什麼是cmos電平，他們的區別？
是場效電晶體構成，ttl為雙極電晶體構成
的邏輯電平範圍比較大（5～15v），ttl只能在5v下工作
的高低電平之間相差比較大、抗干擾性強，ttl則相差小，抗干擾能力差
功耗很小，ttl功耗較大（1～5ma/門）
的工作頻率較ttl略低，但是高速cmos速度與ttl差不多相當。
ttl高電平3.6~5v，低電平0v~2.4v
cmos電平vcc可達到12v
cmos電路輸出高電平約為0.9vcc，而輸出低電平約為
0.1vcc。
cmos電路不使用的輸入端不能懸空，會造成邏輯混亂。
ttl電路不使用的輸入端懸空為高電平
另外，cmos積體電路電源電壓可以在較大範圍內變化，因而對電源的要求不像ttl積體電路那樣嚴格。
用ttl電平他們就可以相容
ttl:transistor-transistor logic,即邏輯閘電路
cmos:complementary metal oxide semiconductor
指互補金屬氧化物(pmos管和nmos管)共同構成的互補型mos積體電路
肯定可以互連，都可以用於數字積體電路。
使用cmos積體電路需注意的幾個問題
7章訊號的運算和處理題解
7.1 電路如圖題7.1所示，整合運放輸出電壓的最大幅值為 14v，填表。圖題7.1 解 uo1 rf r ui 10 ui，uo2 1 rf r ui 11 ui。當整合運放工作到非線性區時，輸出電壓不是 14v，就是 14v。7.2 設計乙個比例運算電路，要求輸入電阻ri 20k 比例係數為 1...
同步帶和帶輪的設計使用注意事項
1.優勢 1 傳動準確，工作時無滑動，具有恆定的傳動比 2 傳動平穩，具有緩衝 減振能力，雜訊低 3 傳動效率高，可達0.98，節能效果明顯 4 維護保養方便，不需潤滑，維護費用低 5 速比範圍大，一般可達10，線速度可達50m s，具有較大的功率傳遞範圍，可達幾瓦到幾百千瓦 6 可用於長距離傳動，...
通原實驗報告 基帶訊號和頻帶訊號的頻譜測試
實驗報告 姓名學號班級 通訊0901班 第十五周星期一第二大節 下午 實驗名稱 基帶訊號和頻帶訊號的頻譜測試 一 實驗目的 1 加深對各種基帶數碼訊號頻譜的理解。2 加深對各種數字基帶訊號頻譜頻寬的理解。3 掌握虛擬儀器測試各種數字基帶訊號頻譜和頻寬的方法。4 加深對各種數字已調訊號頻譜的理解。5 ...