課程設計
課程名稱數字邏輯
設計題目「1 1 1」序列檢測器
專業電腦科學與技術專業
班級0706
姓名孫禹
指導教師鞏晶
2009 年06 月28 日
課程設計任務書
學生姓名孫禹學生專業班級計算機 0706
指導教師鞏晶學院名稱電腦科學與技術學院
一、題目：「1 1 1」序列檢測器。
原始條件：使用d觸發器( 74 ls 74 )、「與」門( 74 ls 08 )、「或」門( 74 ls 32 )、非門( 74 ls 04 )，設計「1 1 1」序列檢測器。
二、要求完成設計的主要任務如下：
1．能夠運用數字邏輯的理論和方法，把時序邏輯電路設計和組合邏輯電路設計相結合，設計乙個有實際應用的數字邏輯電路。
2．使用同步時序邏輯電路的設計方法，設計「1 1 1」序列檢測器。寫出設計中的5個過程。畫出課程設計圖。
3．根據74 ls 74、74 ls 08、74 ls 32、74 ls 04積體電路引腳號，在設計好的「1 1 1」序列檢測器電路圖中標上引腳號。
4．在試驗裝置上，使用74 ls 74、74 ls 08、74 ls 32、74 ls 04積體電路連線、除錯和測試「1 1 1」序列檢測器電路。
指導教師簽名：2009 年6 月29 日
系主任（責任教師）簽名：2009 年月日
一、實驗目的：
1、深入了解與掌握同步時序邏輯電路的設計過程；
2、了解74ls74、74ls08、74ls32及74ls04晶元的功能；
3、能夠根據電路圖連線好實物圖，並實現其功能。學會設計過程中的檢驗與完善。
二、實驗內容描述：
題目：「1 1 1」序列檢測器。
原始條件：使用d觸發器( 74 ls 74 )、「與」門( 74 ls 08 )、「或」門( 74 ls 32 )、非門( 74 ls 04 )，設計「1 1 1」序列檢測器。
積體電路引腳圖：
d觸發器( 74 ls 74 ) 「與」門( 74 ls 08 )
「或」門( 74 ls 32 ) 非門( 74 ls 04 )
三、實驗設計過程：
第1步，畫出原始狀態圖和狀態表。
根據任務書要求，設計的序列檢測器有乙個外部輸入x 和乙個外部輸出z 。輸入和輸出的邏輯關係為：當外部輸入x 第乙個為「1」，外部輸出z 為「0」；當外部輸入x 第二個為「1」，外部輸出z 為「0」；當外部輸入x 第三個為「1」，外部輸出z 才為「1」。
假定有乙個外部輸入x 序列以及外部輸出z 為:
輸入x ： 0
1 0 1 1 1 0 1 1 1 1 0 1 輸出z ： 0 0 0 0 0 1 0 0 0 1 1 0 0
要判別序列檢測器是否連續接收了「111」，電路必須用不同的狀態記載外部輸入x 的值。假設電路的初始狀態為a ，x 輸入第乙個「1」，檢測器狀態由a 裝換到b ，用狀態b 記載檢測器接受了111序列的第乙個「1」，這時外部輸出z=0；x 輸入第二個「1」，檢測器狀態由b 裝換到c ，用狀態c 記載檢測器接受了111序列的第二個「1」，外部輸出z=0；x 輸入第三個「1」，檢測器狀態由c 裝換到d ，外部輸出z=1。然後再根據外部輸入及其他情況時的狀態轉移，寫出相應的輸出。
以上分析了序列檢測器工作，由此可畫出圖7-1所示的原始狀態圖。根據原始狀態圖可列出原始狀態表，如表7-2所示。
（表 7-2 原始狀態表）
（圖7-1 原始狀態圖）
第2步，狀態簡化。
表7-2所示的原始狀態表是完全確定狀態表。根據表7-2作隱含表，如圖7-3所示。通過對原始狀態表中各個狀態所對應的輸出和狀態轉移情況分析，可以找到最大等效類（a ）,（b ）,（c,d ）。
並以a 代替最大等效類（a ），以b 代替最大等效類（b ），以c 代替最大等效類（c,d ），得到最小化狀態表如表7-4所示。
第3步，狀態編碼。
表7-4共有3個狀態，所以需要用兩位二進位制**來表示。設狀態變數為y 2和y 1。根據狀態編碼的基本原則，可以確定狀態a 和b ，a 和c 應該分配相鄰**。
狀態編碼方案如圖7-5所示。狀態a 的編碼為「00」，狀態b 的編碼為「01」，狀態c 的編碼為「10」.將各狀態的編碼帶入表7-4，得到表7-6所示的二進位制狀態表。
a: 0 0
b: 0 1 c: 1 0
a b c
b c d
（表 7-4 最小化狀態表）
（表 7-6 二進位制狀態表）
（圖 7-3 隱含表）
（圖 7-5 狀態編碼方案）
第4步，列出激勵函式和輸入函式表示式。
根據表7-6所示的狀態表和d觸發器的激勵表，可列出激勵函式和輸出函式的真值表，如表7-7所示。由真值表可畫出激勵函式和輸出函式的卡諾圖，如圖7-8所示。
（表7-7 激勵函式和輸出函式的真值表）
d2 = x y2 + x y1 d1= x y2 y1 z= x y2
= x (y2+y1)
（圖7-8 激勵函式和輸出函式卡諾圖）
由圖7-8得出激勵函式和輸出函式的表示式為
d2= x (y2+y1)d1= x y2 y1 z= x y2
第5步，畫出邏輯電路圖。
根據所求得的激勵函式和輸出函式表示式，畫出如圖7-9所示的時序邏輯電路圖。cpz
y2 x
y1四、實驗除錯：
1、本次試驗中存在無效狀態「11」，在輸入為「1」時，產生乙個錯誤輸出「1」，為消除這個錯誤，需對輸出函式進行修改。修改後z=xy2y1。
2、實驗過程中必須非常小心不可以將積體電路高低電位接反，否則可能燒毀積體電路元件；
3、實驗過程中必須講究協作精神，分工明確。連線電路時必須記住插口的次序，否則找不到時再回去搜尋會浪費時間；
4、連線過程必須十分小心謹慎，因為插孔較多較密，不小心可能會插錯，無法達到設計預期的效果。
五、實驗小結與體會：
本次課程設計加深了我對數字邏輯這門課程的理解與認識。我對d 觸發器、「與」門、「或」門、以及非門的使用與連線有了進一步的了解。並且認識到團隊合作的重要性。
這次我們小組分到的任務是「111」序列檢測器。通過對《數字邏輯》課程乙個學期系統和理論的學習，這項任務對我們來說不是很困難。我們開始之前先進行了討論跟任務分配。
然後每個人都做了乙個設計。最後大家商量跟討論，在連線電路圖時選擇了乙個比較合理的方案。雖然在連線電路和檢查過程中遇到了很多難題。
但是我們通過小組討論和向老師請教解決了一些疑惑。
其次要談談我們這次設計的不足之處，本次課程設計是以小組為單位進行的，我們各自分配了任務，因此我們有些方面得到了強化，有些方面卻缺少了鍛鍊，雖然說人多力量大，但卻多了些依賴思想，加之期末考試等因素，使得我們之前的進度一直比較緩慢，但是大家還是能夠合理安排，很多問題得到解決。說到設計，我們如今已經可以避免發生一些原則性的錯誤，但是有一些細節我們還是做得不夠，這是我們以後的設計中應該提起重視和改進的。
最後，還要感謝我們指導老師的細心指導、認真監督，以及給我們組的設計提出的許多中肯意見。路漫漫其修遠兮，雖然本學期數字邏輯課程結束了，但仍覺得自己還有很多東西要學，我會在自己在以後的學習生活中不斷努力、不斷提高，爭取更大的進步。
本科生課程設計成績評定表
班級：姓名：學號：
及格（60-69分）、60分以下為不及格
指導教師簽名：
201 年月日
數字邏輯實驗課程設計報告表
數字邏輯實驗課程 設計報告 題目數字時鐘設計 專業 班 專案組成員 組長 姓名 學號 成員 姓名 學號 課程名稱數字邏輯設計型實驗 任課教師 2009 年 9 月 說明1 數字邏輯實驗課程設計結束之前，每位學生都必須參與 設計報告 的撰寫工作，提交小組課程設計報告和個人總結報告 設計報告的第七部分 ...
數字邏輯設計課程總結
湯瑋傑 1400012917 本學期的數字邏輯設計課程結束了，總的來說，這堂課給我的感受是，收穫很大，既有挑戰，也十分有趣，作為一門實驗課，不僅注重動手實踐能力，也注重轉化理論去解決實際問題的能力。當然，這些也離不開老師耐心的指導和同學們細心的幫助。實驗課帶給我最大的收穫，我認為是給了我一種新的視角...
數字電子課程設計
資訊與電子工程學院 題目名稱 智力競賽搶答器邏輯電路設計 姓名 李旭賓金方燁焦偉 學號 09055214 09055210 09055209 班級 電氣092班 指導老師 王永強 一 簡述 智力競賽是一種生動活潑的教育形式和方法，通過搶答和必答兩種方式能引起參賽者和觀眾的極大興趣，並且能在極短的時間...