模擬器數字中頻從20.42mhz提高到70.42mhz。
第一種方案：內插+低通濾波器+混頻器+帶通濾波器
為了使得中頻輸出f0=70.42m，根據奈奎斯特定理，取樣頻率至少為2f0，因此fpga內插時工作時鐘選擇150m可滿足要求，同時原來模擬器使用的62m工作時鐘更改為75m，即可進行2倍數字內插。整體結構圖如下圖1所示。
圖1 整體結構圖
（1） 數字內插模組：
內插的作用是提公升取樣率，將75mhz時鐘送來的取樣訊號按照150mhz時鐘等間隔地在兩個取樣點之間插入乙個零值，取樣率從75mhz變為150mhz。
內插前後訊號matlab**頻譜圖分別如圖2和圖3所示。
圖2 內插前
圖3 內插後
（2）低通濾波器模組：
數字內插後會得到高頻的映象頻率（54.58mhz），因此需進行低通濾波濾除高頻分量。
低通濾波後matlab**頻譜圖如圖4所示。
圖4 低通濾波後
（3）混頻模組：
fpga在150m的工作時鐘下，利用nco生成乙個50mhz的載波，然後與內插濾波後的20.42m中頻進行相乘混頻，混頻後得到70.42m和29.58的兩個頻率的載波。
混頻輸出matlab**頻譜圖如圖5所示。
圖5 混頻輸出
（4）帶通濾波器模組：
通過帶通濾波器濾除混頻後低頻29.58m頻率分量，得到70.42m的數字中頻。
因gps衛星運動所造成的都卜勒頻移最大約為±5khz。假如所要求的載體最大速度指標為12km /s，對應的中頻都卜勒頻移fid=63.02khz。
則總的最大都卜勒頻移約為68.02khz。基帶訊號的頻率範圍為(f0±fid)mhz。
包含都卜勒頻率的訊號頻寬範圍為2*(1.023+0.068)mhz,因此設計的濾波器通帶範圍大於2*(1.
023+0.068)mhz。
訊號經過帶通濾波後matlab**頻譜圖如圖6所示。
圖6帶通輸出
第二種方案:內插+帶通濾波器
經過內插後的訊號的數字譜不僅包含了原始訊號的基帶譜,同時還有處於[(m-1)fs/2,mfs/2](m=1,2)頻帶內的各次「鏡頻」分量。這些「鏡頻」分量的頻譜與基帶訊號的譜結構是完全一樣的，只是中心頻率不同而已。為了得到中心頻率為70.
42m的中頻訊號，則內插前的數字中頻應該為f0=75m-70.42m=4.58m。
本方案設計目的是為了利用內插後映象頻率來實現上變頻，但由於模擬器的中頻存在都卜勒頻率，因此在映象頻率中都卜勒頻率翻轉了，即正負都卜勒頻率取反。整體結構圖如圖7所示。
圖7 整體結構圖
（1） 由於da具有零階保持特性，輸出會引起高頻分量諧波。例如20.42mhz單正弦波經過da輸出時（62mhz取樣率），頻譜會出現乙個與主頻率（20.
42mhz）相差10db左右的高頻諧波（41mhz）。因此da輸出後最好使用模擬帶通濾波器以濾除高頻諧波。
（2） cyclone系列fpga的pll ip核不能從10m輸入倍頻到124m，且pll核不能級聯，因此cyclone系列無法實現124m的工作時鐘。而stratix2系列fpga支援pll核級聯，可滿足要求。另外cyclone系列和stratix2系列pll核都可以從10m倍頻到75m和150m。
（3） fpga數字濾波器會帶來較大的衰減，至少10db以上，原因主要是兩個方面，一方面是濾波器輸出後進行了截位引起的衰減，另乙個方面是濾波器fpga實現本身帶來的衰減。
（4）內插後的映象頻率會使得模擬器中都卜勒頻率翻轉，相位是否翻轉還不清楚。
基於FPGA的數字下變頻器的設計
作者 周軍曉王明遠 矽谷 2013年第13期 摘要數字下變頻系統為實現數字訊號處理器件處理低速資料的效能，提供了降低數模轉換器的資料流的速率的功效，是軟體無線電接收機中關鍵的一部分，因此，高效能的數字下變頻器是能夠保證軟體無線電系統的穩定性。本設計重點對數字下變頻的各個模組的實現方法進行深入研究，在...
數位電路總結
灌電流負載 當驅動門輸出低電平時，電流從負載門灌入驅動門 1 voh min 0.9vdd vol max 0.01vdd。所以cmos閘電路的邏輯擺幅 即高低電平之差 較大。2 閾值電壓vth約為vdd 2。3 cmos非門的關門電平voff為0.45vdd，開門電平von為0.55vdd。因此，...
數字推理歸納總結
1 等差，等比這種最簡單的不用多說，深一點就是在等差，等比上再加 減乙個數列，如24,70,208,622，規律為a 3 2 b 2 深一愕模型，各數之間的差有規律，如1 2 5 10 17。它們之間的差為1 3 5 7，成等差數列。這些規律還有差之間成等比之類。b，各數之間的和有規律，如1 2 3...