數字邏輯實驗報告實驗二

2022-09-12 11:48:02 字數 1725 閱讀 5261

專業: 軟體工程移動網際網路方向

班級rb軟工移141班

學號201470024113

學生姓名關強強

指導教師常怡萍

2023年 1月 5日

1、熟悉各種觸發器的工作原理,邏輯功能及其測試方法;

2、掌握幾種主要觸發器之間的相互轉換方法;

3、驗證各種觸發器的邏輯功能;

1、複習觸發器的工作原理和邏輯功能(注意非同步輸入端、的功能),設計出功能測試記錄表;

2、畫出用d觸發器構成非同步八進位制(即三位二進位制)加法及減法計數器的原理接線圖;

3、畫出用jk觸發器和閘電路構成十進位制計數器的原理圖,及結合所選晶元對應的接線圖。

1、基本rs觸發器

圖2.1 基本rs與非門觸發器的基本電路示意圖

由兩個與非門交叉耦合構成的基本觸發器具有置0、置1及保持的功能。因為=0時觸發器被置1,通常稱端為置1端,是低電平有效。因為=0時觸發器置0,端稱為置0端,是低電平有效。

基本觸發器又稱為置0置1觸發器,或稱為-觸發器。

2、d觸發器

圖2.2 鐘控d觸發器的基本電路示意圖

當cp=0時, =1, =1,觸發器的狀態q維持不變。當cp=1時,, =d,觸發器狀態將發生轉移。由於d觸發器的下一狀態始終和d輸入一致,因此,又稱d觸發器為鎖存器或延遲觸發器。

d觸發器應用很廣,可用做數碼訊號的寄存,移位寄存,分頻和波形發生器等。

3、jk觸發器

鐘控j-k觸發器的電路如圖5.3所示,門g1和g2構成基本觸發器,門g3和g4構成觸發導引電路。

圖2.3 鐘控jk觸發器的基本電路示意圖

1、基本rs觸發器

用與非門接成基本rs觸發器,列表記錄不同、輸入時q及端狀態,注意觀察其「不定狀態」;

表中的qn和 qn表示觸發器的現在狀態,簡稱現態;qn+1和qn+1表示觸發器在觸發脈衝作用後輸出端的新狀態,簡稱次態。對於新狀態qn+1而言,qn也稱為原狀態。下表中qn=qn+1表示新狀態等於原狀態,即觸發器沒有翻轉,觸發器的狀態保持不變。

必須注意的是,一般書上列出的基本rs觸發器的真值表中,當 rd =0、 sd=0時,q的狀態為任意態。這是指當 rd、sd 同時撤消時,q端狀態不定。若當 rd=0、sd =0時,q =1,狀態都為「1」,是確定的。

但這一狀態違背了觸發器q端和 q端狀態必須相反的規定,是不正常的工作狀態。若rd、sd不同時撤消時,q端狀態是確定的,但若rd、sd同時撤消時,q端狀態是不確定的。由於與非門響應有延遲,且兩個門延遲時間不同,這時哪個門先動做了,觸發器就保持該狀態,這一點一定不要誤解。

但具體可見例1 。

把上表所列邏輯關係寫成邏輯函式式,則得到

2、測試jk、d觸發器的邏輯功能,並分別選用四個jk、d觸發器備用。要求完成真值表測試;

jk觸發器再有時鐘脈衝作用時(cp=1)

當j=0 k=0時狀態保持不變

當j= 0 k=1時次態為0態

當j=1 k=0時次態為1態

當j=1 k=1時次態與現態相反

d觸發器(由與非門構成):當d=1時,q=0;當d=0時,q=1;

3、用三個d觸發器,接成乙個八進位制、非同步加法及減法計數器,分別測試其真值表,觀察並畫出的波形;

觸發器是時序邏輯電路中具有記憶功能的單元電路。其種類繁多,從邏輯功能來分,有:rs觸發器、jk觸發器、d觸發器、t觸發器、t′觸發器等。

通過實驗可以對他們實行相互轉換來熟悉觸發器的原理,了解其本質。通過對轉換的相互比較,提高學習能力,懂得運用比較的方法更快速的掌握新的知識。

數字邏輯實驗報告

福建農林大學計算機與資訊學院 資訊工程類 實驗報告 2011年 11 月 10 日 實驗專案列表 福建農林大學計算機與資訊學院資訊工程類實驗報告 系 計算機與資訊學院專業 電腦科學與技術年級 2010級 姓名 陳衛玲學號 102260010070 實驗課程 數字邏輯 實驗室號 田實404 實驗裝置號...

數字邏輯實驗報告

姓名 學號 教師 時間 地點機位 一 同步二進位制計數器實驗 1.實驗目的 1 掌握計數器的工作原理及電路組成。2 測試積體電路74ls161構成的四位二進位制遞加計數器。3 用軟體模擬完成4位同步二進位制計數器設計,通過軟體模擬後,所構成計數器到fpga,進行硬體測試。2.原理 同步時序邏輯電路又...

數字邏輯實驗報告

實驗報告 任課教師李成範 實驗者姓名易媛 學號 14121797 實驗組21 實驗時間週三 11 13節 指導教師李成範 上海大學計算機工程與科學學院 2015年10月3日 上海大學計算機學院 數字邏輯實驗 報告 2 姓名易媛學號 14121797 教師李成範 時間週三 11 13節地點計算機學院大...