數字邏輯實驗報告

實驗報告

任課教師李成範

實驗者姓名易媛

學號 14121797

實驗組21

實驗時間週三 11-13節

指導教師李成範

上海大學計算機工程與科學學院

2023年10月3日

上海大學計算機學院

《數字邏輯實驗》報告 2

姓名易媛學號 14121797 教師李成範

時間週三 11-13節地點計算機學院大樓704機房機位21

一．異或門邏輯功能測試實驗

1. 實驗目的

測試異或門74ls86的邏輯功能，並完成對應的**；

2. 原理

依據異或運算和閘電路中的高低電壓的匹配輸出原理。

3. 實驗步驟

1、引腳7連線接地插孔；引腳14連線+5v電源插孔；

2、按照指導書上所示電路圖，如下圖，連線引腳；

3、撥動開關，觀察二極體的變化，並完成實驗資料**。

4. 實驗資料

異或門5.實驗現象

異或門實驗中只有a、b兩邊電壓全跳到低電壓或全跳到高電壓，低電壓指示燈才會亮，當兩邊輸入的電壓不同時，高電壓指示燈亮。而a、b則也是要1,2或者4、5都調到低電壓或者高電壓，才輸出低電壓，否則輸出高電壓。

6.體會

通過對異或門邏輯功能的測試，更深的了解了異或門的邏輯功能，但在一開始其實我沒有理解如何將1、2,4、5再通過3,6輸入到9,10 中，在這次實驗中，74ls86的9、10引腳好像是沒有用的，因此我換了兩個輸入口，經過觀察摸索，終於明白，因此這次實驗中我也了解到了二級輸出，這是在我第一次實驗中沒有遇到的。

二．使用quartus ii設計二位全加器實驗

1. 實驗目的

1、掌握組合邏輯電路的功能測試。

2、學會二進位制數的運算規律。

3、掌握構造半加器和全加器的邏輯功能。

4、學習使用可程式設計邏輯器件的開發工具quartus ii設計電路

2. 原理

全加器將三個輸入端——兩個一位二進位制數及來自低位的進製ci-1進行相加，產生「和」與「進製ci」。，當三個輸入端輸入奇數個「1」時「和」為「1」否則為「0」；當三個輸入端至少輸入兩個「1」時「進製」輸出為「1」否則為「0」。

構成全加器的方法有多種：可用異或門和與非門等閘電路組成（見教材）、可用若干與門組成也可用半加器和或門組成。此次實驗是用半加器和或門構成的全加器。

3. 實驗步驟

1、在quartus ii中建立工程檔案，畫出邏輯電路設計圖。

2、使用模擬工具進行模擬驗證；

3、通過驗證之後定義fpga引腳功能；

4、 **設計的電路到fpga；

5、按照引腳對照表連線各引腳，並測試fpga的功能

4. 實驗資料

半加器全加器

二位全加器

5. 實驗現象

（紅燈亮表示輸出為0，綠燈亮表示輸出為1)c1，s1，s0分別對應三個輸出端，並連線到二極體上，二極體亮燈情況，正如上表所示；

6. 體會

第二次使用quartus ⅱ模擬邏輯電路，通過這次設計二位全加器，我對quartus ⅱ這一軟體更加熟悉，相比第一次，這一次更加得心應手一點，動手能力也增強了，不像之前那樣，完全不知所措，雖然過程中還是出了一點小問題，就是在實驗過程中，我不小心關掉了軟體，後面再開啟是忘記將工程檔案開啟，而是直接開啟畫有電路圖的檔案，導致無法編譯，後經過摸索終於發現問題，最終成功，這也提醒了我，遇到問題要善於從根本上解決問題，著急是解決不了問題的。

數字邏輯實驗報告

數字邏輯實驗報告

數字邏輯實驗報告

數字邏輯實驗報告實驗二

相關推薦