PCB佈線技巧

pcb佈線設計（五）

要解決訊號完整性問題，最好有多個工具分析系統效能。如果在訊號路徑中有乙個a/d轉換器，那麼當評估電路效能時，很容易發現三個基本問題：所有這三種方法都評估轉換過程，以及轉換過程與佈線及電路其它部分的互動作用。

三個關注的方面涉及到頻域分析、時域分析和直流分析技術的使用。本文將**如何使用這些工具來確定與電路佈線有關問題的根源。我們將研究如何決定找什麼；到**找；如何通過測試檢驗問題；以及如何解決發現的問題等。

圖1 scx015壓力感測器輸出端的電壓由儀表放大器(a1和a2)放大。

在儀表放大器之後，新增了乙個低通濾波器 (a3)，以消除來自12位a/d轉換器轉換的混疊雜訊。

圖2 來自於12位a/d轉換器mcp3201的資料的時域表示，產生了有趣的週期訊號。此訊號源可追溯到電源。

圖3 電源雜訊充分降低後，mcp3201的輸出碼一直是乙個碼，2108。

本文要論述的電路如圖1所示。

電源雜訊

電路應用中的常見干擾源來自電源，這種干擾訊號通常通過有源器件的電源引腳引入。例如，圖1中a/d轉換器輸出的時序圖如圖2所示。在此圖中，a/d轉換器的取樣速度是40ksps，進行了4096次取樣。

在此例中，儀表放大器、參考電壓源和a/d轉換器上沒有加旁路電容。另外，電路的輸入都是以乙個低雜訊、2.5v的直流電壓源作為基準。

對電路的深入研究表明，時序圖上看到的雜訊源來自於開關電源。電路中新增了旁路電容和扼流環。電源上加了乙個10mf的電容，並且在盡可能靠近有源元件的電源引腳旁放置了三個0.

1mf的電容。在產生的新時序圖上可以看到，產生了穩定的直流輸出，圖3所示的柱狀圖可驗證這一點。資料顯示，電路的這些更改消除了來自電路訊號路徑的雜訊源。

造成干擾的外部時鐘

其它系統雜訊源可能來自時鐘源或電路中的數字開關。如果這種雜訊與轉換過程有關，它不會作為轉換過程中的干擾出現。但是，如果這種雜訊與轉換過程無關，採用fft(快速傅利葉變換)分析，可以很容易發現這種雜訊。

圖4 耦合到模擬走線的數字雜訊有時被誤解為寬頻雜訊。

fft圖可以很容易識別這種所謂「雜訊」的頻率，因此可識別出雜訊源。

圖5 放大器輕微過激勵，會使訊號產生失真。

通過這種轉換的fft圖，可以很快發現訊號的失真。

時鐘訊號干擾的示例可參見圖4所示的fft圖。此圖使用了圖1所示的電路，並新增了旁路電容。在圖4所示的fft圖中看到的激勵，由電路板上的19.

84mhz時鐘訊號產生。在此例中，佈線時幾乎沒有考慮走線之間的耦合作用，在fft圖中可以看到忽略此細節的結果。

這個問題可以通過修改佈線來解決，將高阻抗模擬走線遠離數字開關走線；或者在模擬訊號路徑中，在a/d轉換器之前加抗混疊濾波器。走線之間的隨機耦合在某種程度上更難以發現，在這種情況下，時域分析可能比較有效。

放大器使用不恰當

回到圖1所示的電路，在儀表放大器的正相輸入端施加乙個1khz的交流訊號。此訊號不是壓力感測的特性，但是可以採用這個示例來說明模擬訊號路徑中器件的影響。

圖5所示的fft圖顯示了施加上述條件後的電路效能。注意基波看起來有失真，許多諧波也有同樣的失真。失真是由於使放大器輕微過激勵引起的。解決此問題的方法是降低放大器增益。

結語　　解決訊號完整性問題可能會花費很多時間，尤其是當工程師沒有工具來解決棘手的問題時。在「竅門箱」中有三種最佳的分析工具：頻域分析工具(fft)、時域分析工具(示波器**)和直流分析工具(柱狀圖)。

工程師可以用這些工具來識別電源雜訊、外部時鐘源和過激勵放大器失真。