作者：發布時間：**：
漢王筆試
下面是一些基本的數位電路知識問題，請簡要回答之。a)什麼是setup和holdup時間？
b)什麼是競爭與冒險現象？怎樣判斷？如何消除？c)請畫出用d觸發器實現2倍分頻的邏輯電路？
d)什麼是"線與"邏輯，要實現它，在硬體特性上有什麼具體要求？e)什麼是同步邏輯和非同步邏輯？f)請畫出微機介面電路中，典型的輸入裝置與微機介面邏輯示意圖（資料介面、控制介面、所存器/緩衝器）。
g)你知道那些常用邏輯電平？ttl與coms電平可以直接互連嗎？
2、可程式設計邏輯器件在現代電子設計中越來越重要，請問：a)你所知道的可程式設計邏輯器件有哪些？
b)試用vhdl或verilog、able描述8位d觸發器邏輯。3、設想你將設計完成乙個電子電路方案。請簡述用eda軟體（如protel）進行設計（包
括原理圖和pcb圖）到除錯出樣機的整個過程。在各環節應注意哪些問題？
飛利浦－大唐筆試歸來
1，用邏輯們和cmos電路實現ab+cd
2.用乙個二選一mux和乙個inv實現異或
3.給了reg的setup,hold時間，求中間組合邏輯的delay範圍。setup/hold time是測試晶元對輸入訊號和時鐘訊號之間的時間要求。
建立時間是指觸發器的時鐘訊號上公升沿到來以前，資料穩定不變的時間。輸入訊號應提前時鐘上公升沿（如上公升沿有效）t時間到達晶元，這個t就是建立時間-setup time.如不滿足setup time,這個資料就不能被這一時鐘打入觸發器，只有在下乙個時鐘上公升沿，資料才能被打入觸發器。
保持時間是指觸發器的時鐘訊號上公升沿到來以後，資料穩定不變的時間。時hold time不夠，資料同樣不能被打入觸發器。
4.如何解決亞穩態
5.用verilog/vhdl寫乙個fifo控制器
6.用verilog/vddl檢測stream中的特定字串
信威dsp軟體面試題～
)dsp和通用處理器在結構上有什麼不同，請簡要畫出你熟悉的一種dsp結構圖
2)說說定點dsp和浮點dsp的定義（或者說出他們的區別）
3）說說你對迴圈定址和位反序定址的理解
4）請寫出【－8，7】的二進位制補碼，和二進位制偏置碼。用q15表示出0.5和－0.5
揚智電子筆試
第一題：用mos管搭出乙個二輸入與非門。
第二題：積體電路前段設計流程，寫出相關的工具。第三題：
名詞irq,bios,usb,vhdl,sdr第四題：unix命令cp -r, rm,uname第五題：用波形表示d觸發器的功能
第六題：寫非同步d觸發器的verilog module第七題：what is pc chipset?
第八題：用傳輸門和倒向器搭乙個邊沿觸發器
第九題：畫狀態機，接受1，2，5分錢的賣報機，每份報紙5分錢。
華為面題(硬體)
全都是幾本模電數電訊號微控制器題目1.用與非門等設計全加法器2.給出兩個閘電路讓你分析異同3.名詞:sram,ssram,sdram
4.訊號與系統:在時域與頻域關係5.訊號與系統:和4題差不多
6.晶體振盪器,好像是給出振盪頻率讓你求週期(應該是微控制器的,12分之一週期....)
7.序列通訊與同步通訊異同,特點,比較
高電平脈衝對應的ttl邏輯是?(負邏輯?)9.延時問題,判錯
10.史密斯特電路,求回差電壓
是什麼,什麼引數(壓控振盪器?)
12.用d觸發器做個二分顰的電路.又問什麼是狀態圖13.
什麼耐奎斯特定律,怎麼由模擬訊號轉為數碼訊號14.用d觸發器做個4進製的計數15.那種排序方法最快?
一、研發（軟體）
用c語言寫乙個遞迴演算法求n！；
給乙個c的函式，關於字串和陣列，找出錯誤；
防火牆是怎麼實現的？你對哪方面程式設計熟悉？
新太硬體面題
接著就是專業題目啦
（1）d觸發器和d鎖存器的區別
（2）有源濾波器和無源濾波器的原理及區別（3）sram，falsh memory，及dram的區別？（4）iir，fir濾波器的異同（5）氣泡排序的原理（6）作業系統的功能
（7）學過的計算機語言及開發的系統
（8）拉氏變換和傅利葉變換的表示式及聯絡。
各大公司的面試題
大公司電子類招聘題目精選 微控制器 mcu 計算機 簡單描述乙個微控制器系統的主要組成模組，並說明各模組之間的資料流流向和控制流流向。簡述微控制器應用系統的設計原則。仕蘭微面試題目 答 時鐘源，4k rom eprom 8031無 特殊功能暫存器sfr和節ram，定時 計數器t0 t1，中斷系統，序...
C C 各大公司面試筆試題 微軟 谷歌 百度 騰訊 網易 聯想
微軟十五道面試題 1 有乙個整數陣列，請求出兩兩之差絕對值最小的值,記住，只要得出最小值即可，不需要求出是哪兩個數。2 寫乙個函式，檢查字元是否是整數，如果是，返回其整數值。或者 怎樣只用4行 編寫出乙個從字串到長整形的函式？3 給出乙個函式來輸出乙個字串的所有排列。4 請編寫實現malloc 記憶...
硬體公司部分筆試題
nvidia asic design 1.設計a 9 0 1101.10111的電路，要求用盡可能少的門 2.設計位址生成器，要求依次輸出以下序列 0,8,2,10,4,12,15,16,24,18,26,31,32,40,34,42,47,48,56,50,58,63,64,72,66,76,79...