1、 用卡諾圖將以下函式式化簡偉最簡與或式：
f=cd+b+c+ab+abcd
解：（1）畫出f的卡諾圖。
abcd 00 01 11 10
0001
1110
（2）畫k圈化簡函式。
3）畫出最簡與或式如下：
f=c++b+abd (上圖)
f=c+b+ab+acd (下圖)
2設計乙個開關控制燈亮的邏輯電路，分別用變數a,b,c表示三個邏輯開關，用f表示燈亮與否。設開關閉合為1，斷開為0，燈亮為1，燈滅為0，如果不允許兩個和兩個以上開關同時閉合，試寫出燈亮的邏輯表示式。
解:據題意寫出f的真值表如圖所示。
由於不允許兩個和兩個以上開關同時閉合，所以a,b,c的取值不能出現011，101，110，111中的任何一種。這四組值所對應的為約束項，對應的取值用x表示。其約束條件可表示為ac=0,bc=0,abc=0,即ab+ac+bc+abc=0,即∑d(3,5,7,6)=0.
因此f得邏輯函式表示式課寫成
f=c+b+a
ab+bc+ac=0
也可以簡寫成
f=∑m(1,2,4)+∑d(3,5,6,7)
或f=ⅱm(0)·ⅱd(3,5,6,7).
3分析下圖所示電路，指出該電路的邏輯功能。
(a) 一位全加器
（b）一位全加器符號
解：（1）寫出函式表示式。
si=ai bi ci
ci+1=(ai bi )ci+aibi
(2)列真值表。根據si和ci+1的表示式課列出真值表如下圖。
（3）分析功能。有真值表可見，當三個輸入變數ai、bi、ci中有乙個為1或三個同時為1時，輸出si=1，而當三個變數中有兩個或兩個以上同時為1時，輸出ci+1=1，它正好實現了ai、bi、ci三個一位二進位制數的加法運算功能，這種電路稱為一位全加器。其中，ai、bi分別為兩個一位二進位制數相加的被加數、加數；ci為低位向本位的進製；si為本為和；ci+1是本位向高位的進製。
4、試用3-8解碼器實現函式：
f1=∑m（0，4，7）；
f2=∑m（1，2，3，5，6，7）；
解：由f1、f2均是三變數函式，首先令函式的輸入變數abc=a2a1a0,然後將f1、f2變換為解碼器輸入形式：
f1=m0+m4+m7=0·4·7=··7
f2=m1+m2+m3+m5+m6+m7=m0·m4=·
5 分析下電路圖所示的時序電路的邏輯功能。
時序邏輯電路
解：（1）求輸出方程和激勵方程。
輸出函式為：q2、q1、和q0。
激勵函式為
d2=q1, d1=q0, d0=q1+q2=q1q0
(2)求狀態方程。
q2(n+1)=d2=q1, q1(n+1)=d1=q0,q0(n+1)=d0=
（3）列狀態表，畫狀態圖，如下圖所示。
時序邏輯電路狀態表
000 001 010 101
100q2q1q0
111 110 011
時序邏輯電路狀態圖
（4）畫波形圖。
根據狀態圖的有效系列畫出波形圖，如下圖所示。當電路正常工作時，各端依次輸出脈衝，其脈衝寬度等於cp週期t,迴圈週期為3t
. (5)邏輯功能分析。
由狀態圖和波形圖可以看出，該電路沒經過三個時鐘週期迴圈一次，其具有自啟動能力。
6、用jk觸發器設計乙個五進製計數器，要求狀態轉換關係為
000 001 011 101 110
解：（1）列狀態表。
根據題意，該時序邏輯電路有三個狀態量，設狀態變數為q2、q1、q0，可作出二進位制狀態表如下所示。
狀態圖(2)由題意的激勵函式和輸出函式。
由狀態圖分別畫出q2、q1、q0的次態卡諾圖，如下所示
q2q1q2q1q2q1
q 00 01 11 10 q0 00 01 11 10 q0 00 01 11 10
a）q2(n+1b）q1(n+1c）q0(n+1)
由次卡諾圖求出狀態方程和激勵函式如下：
q2(n+1)=q1+q2 j2=q1,k2=q1
q1(n+1)=q0 j1=q0,k1=1
q0(n+1)= + q0 j0=,k0=q2
由題意可得狀態轉換圖如下所示
111 000
110 001
q2q1q0
010101011
(4)畫邏輯圖。根據上面求出的邏輯函式和輸出函式可畫出jk觸發器構成的五進製同步計數器電路圖，如下圖所示。
7、用d觸發器設計乙個七同步加法計數器。
解：（1）列狀態表。
根據題意，次時序邏輯電路有三個邏輯變數，設狀態變數為q2,q1,q0,可作出二進位制狀態表，如下圖所示。
邏輯電路狀態表
（2）確定激勵函式和輸出函式。
由狀態圖畫出q2,q1,q0的卡諾圖，如下圖所示。
q2q1q2q1q2q1
q0 00 01 11 10 q0 00 01 11 10 q0 00 01 11 10
（a）q2(n+1b）q1(n+1c）q0(n+1)
其激勵函式為
d2=q1q2+q2
d1=q1+q0
d0=+
(3)畫出狀態圖
q2q1q0111
000 001 010 011 100 101110
由狀態圖可知，此電路具有自啟動能力。
（4）邏輯電路圖。
由激勵函式和輸出函式，則由d觸發器構成的七進製同步計數器電路圖如下所示。
數字電子技術答案
電力系統專業課程系列 數字電子技術基礎 作業集1 數字邏輯基礎 參 一 單項選擇 答案 1 b 2 d 3 d 4 a 5 b 6 c 7 d 8 a 9 d 10 b 11 c 12 c 13 c 14 b 二 填空 答案 1 十進位制 二進位制 2 逢二進一 2i 3 逢十六進一 16i 4 正...
數字電子技術基礎
數字電子技術練習 1 20分 試根據圖示輸入訊號波形分別畫出下列各ttl電路的輸出波形，設圖中觸發器初態為 0 2 15分 1 分析圖示邏輯電路 寫出輸出x y的表示式，列真值表，簡述邏輯功能 2 用3線 8線解碼器74138實現該電路 允許附加與非門 3 15分 設計一裁判表決電路，乙個主裁判兩票...
數字電子技術基礎I B
東北大學繼續教育學院 數字電子技術基礎i 試卷 作業考核線下 b 卷 共 5 頁 一 20分 選擇題，每題2分。答案 1027888482 1 有符號位二進位制數的原碼為 11101 則對應的十進位制為 a 29 b 29 c 13 d 13 2 邏輯函式的最簡的與或式 a ac bd b c ac...