數字電子技術課程設計報告

1、設計任務及要求

通過對《數字電子技術》課程的學習，讓同學掌握《數字電子技術》課程的基本理論以及方法，加深學生對理論知識的理解，同時積極有效的提高了學生的動手能力，獨立思考和解決問題的能力，創新思維能力、協調能力，以及團結合作、互幫互助的優良傳統。為了充分體現這些精神和能力，所以讓同學獨立自主的製造乙個數字時鐘，故，對同學設計的數字時鐘進行如下要求：

時鐘顯示功能，能夠以十進位制顯示「時」，「分」，「秒」。

2、設計的作用、目的

（1）．在同學掌握《數字電子技術》課程的基本理論以及方法的基礎上，加深學生對理論知識的理解，同時積極有效的提高了學生的動手能力，獨立思考和解決問題的能力，創新思維能力、協調能力，以及團結合作、互幫互助的優良傳統。

（2）．掌握組合邏輯電路、時序邏輯電路及數字邏輯電路系統的設計、安裝、測試方法；進一步鞏固所學的理論知識，提高運用所學知識分析和解決實際問題的能力。

（3）. 熟悉積體電路的引腳安排，掌握各晶元的邏輯功能及使用方法了解麵包板結構及其接線方法，了解數字鐘的組成及工作原理，熟悉數字鐘的設計與製作。

（4）. 掌握數字鐘的設計、除錯方法。

3、設計過程

1. 方案設計與論證

數字鐘的邏輯結構主要包括有六十進位制計數器、二十**制計數器（其中包括六十進位制計數器和二十**制計數器均由十進位制計數器74ls160接成）、動態顯示解碼器、led數碼管顯示環節、555定時器（可以提供乙個比較精確的1hz的時鐘脈衝），時間設定環節可以提供時間的初始設定，動態顯示解碼器提供將bcd**(即8421碼)譯成數碼顯示管所需要的驅動訊號，使led數碼管用十進位制數字顯示出bcd**所表示的數值。

數字鐘電路系統的組成框圖：

(1)．555定時器的設計

555定時器是一種多用途的數字 — 模擬混合積體電路，利用它能極方便地構成施密斯觸發器、單穩態觸發器和多諧振盪器。由於使用靈活、方便，所以555定時器在波形的產生與變換、測量與控制、家用電器、電子玩具等許多領域中都得到了應用。

本設計方案使用555多諧振盪器來產生1hz的訊號。通過改變相應的電阻電容值可使頻率微調，不必使用分頻器來對高頻訊號進行分頻使電路繁複。雖然此振盪器沒有石英晶體穩定度和精確性高，由於設計方便，操作簡單，成為了設計時的首選，但是由於與實驗中使用的555晶元產生的脈衝相比較，利用晶振產生的脈衝訊號更加的穩定，通過電壓表的測量能很好的觀察到這一點，同時在顯示上能夠更加接進預定的值，受外界環境的干擾較少，一定程度上優於使用555晶元產生訊號方式。

最終我們選擇了555定時器作為秒脈衝發生器。在555定時器的外部接適當的電阻和電容元件構成多諧振盪器，再選擇元件引數使其發出標準秒訊號。555定時器的功能主要由上、下兩個比較器ｃ1、ｃ2的工作狀況決定。

若復位端ｒｄ加低電平或接地,可使電路強制復位,不管555電路原處於什麼狀態,均可使它的輸出ｑ為「0」電平。只要在555定時器電路外部配上兩個電阻及兩個電容元件,並將某些引腳相連,就可方便地構成多諧振盪器

555是數字鐘脈衝產生的核心部分。為了保證脈衝的準確性與穩定性，r1和r2採用可調電阻，經過不斷的除錯，r1的阻值大約在15k左右，r2的電阻大約在68k左右，電容c大小為10uf，經過多次除錯後可以得到頻率為1hz的秒脈衝，並將其作為整個多功能數字鐘的脈衝源，作為計數器計數等功能之用

r1=r2

t=（r1+2r2）cln2=1

r1=1／（3cln2）∏=48k∏

(2)．計數器的設計

計數器是一種計算輸入脈衝的時序邏輯網路，被計數的輸入訊號就是時序網路的時鐘脈衝，它不僅可以計數而且還可以用來完成其他特定的邏輯功能，如測量、定時控制、數字運算等等。

首先是由555定時器給秒個位計數器乙個1hz的脈衝，秒訊號經秒計數器.分計數器.時計數器之後，分別得到「秒」個位十位，「分」個位十位，以及「時」個位十位輸出訊號，然後送至顯示電路，以便實現用數字顯示時.

分.秒的要求。「秒」和「分計數器應為六十進位制，二「時」計數器應為二十**制。

採用十進位制計數器74ls160來實現時間計數單元的計數功能。數字鐘的計數電路是用兩個六十進位制計數電路和「12翻1」計數電路實現的。數字鐘的計數電路的設計可以用反饋清零法。

當計數器正常計數時，反饋門不起作用，只有當進製脈衝到來時，反饋訊號將計數電路清零，實現相應模的迴圈計數。以六十進位制為例，當計數器從00，01，02，……，59計數時，反饋門不起作用，只有當第60個秒脈衝到來時，反饋訊號隨即將計數電路清零，實現模為60的迴圈計數。

六十進位制加法計數器。採用74ls160組成六十進位制加法計數器，可利用74ls160非同步清零端通過反饋歸零來實現。

六十進位制加法計數器

1） .二十**制加法計數器。由兩個74ls160和74ls00四2輸入與非門組成二十**制「時」計數器。

二十**制加法計數器

(3)．校時電路的設計

校時電路的作用是：當數字鐘接通電源或者出現誤差時，校正時間。校時是數字鐘應具有的基本功能。

一般電子錶都具有時、分、秒等校時功能。為了使電路簡單，在此設計中只進行分和小時的校時。校時有「快校時」和「慢校時」兩種，「快校時」是通過開關控制，使計數器對1hz校時脈衝計數。

「慢校時」是用手動產生單脈衝作校時脈衝。圖中s1校分用的控制開關，s2（總圖）為校時用的控制開關，它們的控制功能如表4所示，校時脈衝採用分頻器輸出的1hz脈衝，當s1或s2分別為「0」時可以進行「快校時」。如果校時脈衝由單次脈衝產生器提供，則可以進行「慢校時」。

四-2輸入與非門74ls00

整合邏輯門是數位電路中應用十分廣泛最基本的一種器件，為了合理的使用和充分利用其效能，必須對它的主要引數和邏輯功能進行測試。74ls00與非門的主要引數為：

輸出高電平：指與非門有乙個以上輸入端接地或接低電平時的輸出電平值。

輸出低電平：指與非門的所有輸入端均接高電平時的輸出電平值。

開門電平：指與非門輸出處於額定低電平時允許輸入高電平的最小值。

關門電平：指與非門輸出處於高電平狀態時允許輸入低電平的最大值。

電壓傳輸特性：是指門的輸出電壓隨輸入電壓而變化的曲線，由它可以得到閘電路的輸出高電平、輸出低電平、關門電平和開門電平等。

低電平的輸出電源電流；是指輸入所有端都懸空，輸出端空載時，電源提供器件的電流。

高電平輸出電源電流：是指輸出端空載，每個門各有乙個以上的輸入端接地，電源提供給器件的電流。

低電平輸入電流：是指被測輸入端接地，其餘輸入端懸空時，由被測輸入端流出的電流值。

高電平輸入電流：指被測輸入端接高電平，其餘輸入端接地，流入被測輸入端的電流值。

扇出係數：閘電路能驅動同類門的個數，它是衡量閘電路負載能力的乙個引數，ttl與非門有兩種不同性質的負載，即灌電流負載和拉電流負載，因此有兩種扇出係數。即低電平扇出係數和高電平扇出係數。

(4)．解碼和顯示電路的設計

解碼器是乙個多輸入、多輸出的組合邏輯電路。它的工作是把給定的**進行「翻譯」，變成相應的狀態，使輸出通道中相應的一路有訊號輸出。解碼器在數字系統中有廣泛的用途，不僅用於**的轉換、終端的數字顯示，還用於數字分配，儲存器定址和組合控制訊號等。

解碼器可以分為通用解碼器和顯示解碼器兩大類。在電路中用的解碼器是共陰極解碼器74ls248，74ls248輸入的8421bcd碼abcd譯成七段輸出a-g，再由七段數碼管顯示相應的數。

本設計解碼和顯示電路由74ls248和七段數碼管組成。六個74ls248和六個七段數碼管組成。七段數碼管，隨著秒計數脈衝不斷的輸入和計時的變化，連續的進行時、分、秒計時顯示。

四、心得體會及建議

通過此次的數字時鐘課程設計，無疑的一點：我學到了很多。早在大一的時候我就在問自己我學電路分析究竟拿來幹什麼，學數字電子技術基礎拿來幹什麼，都埋頭苦幹在書本上，一點興趣都沒有，一點趣味都沒有，以至於花了時間在課本上，卻沒讓自己得到更多的收穫。

可這次不一樣了，我對專業的興趣來了，我對專業的熱情燃燒了，此次的數字時鐘課程設計就是我對專業熱情燃燒的導火線。通過此次的數字時鐘課程設計，不僅讓我對專業重新了解，也讓我在其中學到了很多，從理論學習到實踐學習，其理論、實踐的完美結合更讓我知道了電子資訊工程的本質。通過本次課程設計,我明白了乙個道理:

無論做什麼事情,都必需養成嚴謹,認真,善思的工作作風.我這畢業設計由於我採用的是數位電路來實現的,所以電路較複雜,但是容易理解.每一部分我都能理解並且能有多種設計方法.

我認為，在這學期的實驗中，不僅培養了獨立思考、動手操作的能力，在各種其它能力上也都有了提高。更重要的是，在實驗課上，我們學會了很多學習的方法。而這是日後最實用的，真的是受益匪淺。

要面對社會的挑戰，只有不斷的學習、實踐，再學習、再實踐。這對於我們的將來也有很大的幫助。以後，不管有多苦，我想我們都能變苦為樂，找尋有趣的事情，發現其中珍貴的事情。

就像中國提倡的艱苦奮鬥一樣，我們都可以在實驗結束之後變的更加成熟，會面對需要面對的事情。

最後在實現多功能數字鐘的各相功能，都達到了預期的結果，並且很美觀。沒有最好，只有更好。我相信通過這一次的課程設計之後，我以後會更加努力，用嚴謹的科學態度去面對一切。

克服困難，戰勝自我，超越自我。

五、附錄

六.參考文獻

數字電子技術課程設計報告

數字電子技術課程設計報告

電子技術課程設計報告

電子技術課程設計報告

相關推薦