很多微控制器開發的入門者，以及一些從事軟體開發的人，往往在開發微控制器
的時候遇到上拉電阻、下拉電阻的概念卻又無法通過字面理解其中的含義。那麼，
什麼叫上拉電阻和下拉電阻呢？
上拉電阻就是把不確定的訊號通過乙個電阻嵌位在高電平，此電阻還起到限
流的作用。同理，下拉電阻是把不確定的訊號嵌位在低電平。上拉電阻是說的是
器件的輸入電流，而下拉說的則是輸出電流。
那麼在什麼時候使用上、下拉電阻呢？
對上下拉電阻做了以下總結:
1、當ttl電路驅動
coms電路時，如果
ttl電路輸出的高電平低於
coms
電路的最低高電平（一般為3.5v），這時就需要在
ttl的輸出端接上拉電阻，以
提高輸出高電平的值。
2、oc閘電路必須加上拉電阻，以提高輸出的高電平值。
3、為加大輸出引腳的驅動能力，有的微控制器管腳上也常使用上拉電阻。
4、在coms晶元上，為了防止靜電造成損壞，不用的管腳不能懸空，一般
接上拉電阻產生降低輸入阻抗，提供洩荷通路。
5、晶元的管腳加上拉電阻來提高輸出電平，從而提高晶元輸入訊號的雜訊
容限增強抗干擾能力。
6、提高匯流排的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。
7、長線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，
有效的抑制反射波干擾。
上拉電阻阻值的選擇原則包括:
::::
1、從節約功耗及晶元的灌電流能力考慮應當足夠大；電阻大，電流小。
2、從確保足夠的驅動電流考慮應當足夠小；電阻小，電流大。
3、對於高速電路，過大的上拉電阻可能邊沿變平緩。
綜合考慮以上三點,通常在1k到10k之間選取。對下拉電阻也有類似道理。
對上拉電阻和下拉電阻的選擇應結合開關管特性和下級電路的輸入特性進
行設定，主要需要考慮以下幾個因素：
11111．驅動能力與功耗的平衡。以上拉電阻為例，一般地說，上拉電阻越小，
驅動能力越強，但功耗越大，設計是應注意兩者之間的均衡。
22222．下級電路的驅動需求。同樣以上拉電阻為例，當輸出高電平時，開關管
斷開，上拉電阻應適當選擇以能夠向下級電路提供足夠的電流。
33333．高低電平的設定。不同電路的高低電平的門檻電平會有不同，電阻應適
當設定以確保能輸出正確的電平。以上拉電阻為例，當輸出低電平時，開關管導
通，上拉電阻和開關管導通電阻分壓值應確保在零電平門檻之下。
44444．頻率特性。以上拉電阻為例，上拉電阻和開關管漏源級之間的電容和下
級電路之間的輸入電容會形成
rc延遲，電阻越大，延遲越大。上拉電阻的設定
應考慮電路在這方面的需求。下拉電阻的設定的原則和上拉電阻是一樣的。
oc門輸出高電平時是乙個高阻態，其上拉電流要由上拉電阻來提供，設輸
入端每埠不大於100ua,設輸出口驅動電流約500ua，標準工作電壓是5v，輸
入口的高低電平門限為0.8v(低於此值為低電平)；2v(高電平門限值)。選上拉
電阻時：
500uax8.4k=4.2即選大於8.4k時輸出端能下拉至0.8v以下，此為最
小阻值，再小就拉不下來了。如果輸出口驅動電流較大，則阻值可減小，保證下
拉時能低於0.8v即可。當輸出高電平時，忽略管子的漏電流，兩輸入口需
200ua,200uax15k=3v即上拉電阻壓降為3v，輸出口可達到2v，此阻值為最大
阻值，再大就拉不到2v了。選10k可用。coms門的可參考74hc系列設計時
管子的漏電流不可忽略，io口實際電流在不同電平下也是不同的，上述僅僅是
原理，一句話概括為：輸出高電平時要餵飽後面的輸入口，輸出低電平不要把輸
出口喂撐了（否則多餘的電流餵給了級聯的輸入口，高於低電平門限值就不可靠
了）在數位電路中不用的輸入腳都要接固定電平，通過1k電阻接高電平或接地。
電阻作用：
1。接電組就是為了防止輸入端懸空,減弱外部電流對晶元產生的干擾,保護
cmos內的保護二極體,一般電流不大於10ma
,上拉和下拉、限流
2.改變電平的電位，常用在
ttl-cmos匹配
3.在引腳懸空時有確定的狀態
4.增加高電平輸出時的驅動能力。
5、為oc門提供電流那要看輸出口驅動的是什麼器件，如果該器件需要高
電壓的話，而輸出口的輸出電壓又不夠，就需要加上拉電阻。如果有上拉電阻
那它的埠在預設值為高電平你要控制它必須用低電平才能控制如三態閘電路
三極體的集電極，或二極體正極去控制把上拉電阻的電流拉下來成為低電平。反
之，尤其用在介面電路中,為了得到確定的電平,一般採用這種方法,以保證正確
的電路狀態,以免發生意外,比如,在電機控制中,逆變橋上下橋臂不能直通,如果它
們都用同乙個微控制器來驅動,必須設定初始狀態.防止直通!在數位電路中不用的
輸入腳都要接固定電平，通過1k電阻接高電平或接地。
在 rs－485匯流排中，它們的主要作用就是**路所有驅動器都釋放匯流排時讓
所有節點的
a－b端電壓在200mv或200mv以上（不考慮極性）。不然，如果接收器輸入端
a和 b間的電平低於±200mv（絕對值小於200mv)，接收器輸出的邏輯電平將被當作所傳輸資料的末位而被接收起來，這樣顯然是極容易產生通訊錯誤的。
最容易見到的上拉電阻應當是
ne555電路7腳作為輸出用的時候。實際上，
它和乙個三極體的
c極或mos管的
d極有乙個電阻接到電源＋上是一樣道理
的。它的作用就是：當管子（電晶體或
mos管）輸入關斷電平時，
c極或d極有乙個高電平（空載時約等於電源電壓）；當管子（電晶體或
mos管）輸入導
通電平時，c極或
d極將與電源地（－）接通，因而有乙個低電平。理想的應
為0v，但因為管子有導通電阻，因而有一定的電壓，不同的管子可能不一樣，
相同的管子也可能因引數差異而小有差別，即便是真正的金屬接觸的電源開關，
也是有接觸電阻/導通壓降（雖然不同電流下壓降不同）的；僅僅就導通而言，
對於不同系列的積體電路來說，因為應用物件不同，導通後的輸出電壓有不同的
規定，典型是
ttl電平和
cmos電平的不同。這方面超過了本問題的內容，將
日誌裡另外處理。
ic(mos工藝)的角度,分別就輸入/輸出引腳做一解釋:
1.對晶元輸入管腳,
若在系統板上懸空(未與任何輸出腳或驅動相接)是比較危險的.因為此時很有可
能輸入管腳內部電容電荷累積使之達到中間電平(比如1.5v),而使得輸入緩衝器
的 pmos管和
nmos管同時導通,這樣一來就在電源和地之間形成直接通路,
產生較大的漏電流,時間一長就可能損壞晶元.並且因為處於中間電平會導致內
部電路對其邏輯(0或1)判斷混亂.接上上拉或下拉電阻後,內部點容相應被充
(放)電至高(低)電平,內部緩衝器也只有
nmos(pmos)管導通,不會形成電源
到地的直流通路.(至於防止靜電造成損壞,因晶元管腳設計中一般會加保護電
路,反而無此必要).
2.對於輸出管腳:
1)正常的輸出管腳(push-pull型),一般沒
有必要接上拉或下拉電阻.
2)od或
oc(漏極開路或集電極開路)型管腳,這種類
型的管腳需要外接上拉電阻實現線與功能(此時多個輸出可直接相連.典型應用
是:系統板上多個晶元的
int(中斷訊號)輸出直接相連,再接上一上拉電阻,然
後輸入mcu的
int引腳,實現中斷報警功能).其工作原理是:在正常工作情況
下, od型管腳內部的
nmos管關閉,對外部而言其處於高阻狀態,外接上拉電
阻使輸出位於高電平(無效中斷狀態);當有中斷需求時,
od型管腳內部的
nmos管接通,因其導通電阻遠遠小於上拉電阻,使輸出位於低電平(有效中斷
狀態).針對
mos電路上下拉電阻阻值以幾十至幾百
k為宜.
上拉電阻下拉電阻的作用分析
上拉電阻 1 當ttl電路驅動coms電路時，如果ttl電路輸出的高電平低於coms電路的最低高電平 一般為3.5v 這時就需要在ttl的輸出端接上拉電阻，以提高輸出高電平的值。2 oc閘電路必須加上拉電阻，才能使用。3 為加大輸出引腳的驅動能力，有的微控制器管腳上也常使用上拉電阻。4 在coms晶...
上拉電阻和下拉電阻的總結
上拉電阻 1 當ttl電路驅動coms電路時，如果ttl電路輸出的高電平低於coms電路的最低高電平 一般為3.5v 這時就需要在ttl的輸出端接上拉電阻，以提高輸出高電平的值。2 oc閘電路必須加上拉電阻，才能使用。3 為加大輸出引腳的驅動能力，有的微控制器管腳上也常使用上拉電阻。4 在coms晶...
上拉電阻下拉電阻總結
上拉電阻 1 當ttl電路驅動coms電路時，如果ttl電路輸出的高電平低於coms 電路的最低高電平 一般為3.5v 這時就需要在ttl的輸出端接上拉電阻，以提高輸出高電平的值。2 oc閘電路必須加上拉電阻，才能使用。3 為加大輸出引腳的驅動能力，有的微控制器管腳上也常使用上拉電阻。4 在coms...