1、 在元器件的布局方面，應該把相互有關的元件盡是放得近一些，例如：時鐘發生器、晶振、cpu的時鐘輸入端都易產生噪音，在放置的時候應該把它們靠近些。對於那些易產生雜訊的器件、小電流電路、大電流電路、開關電路等，應盡使其遠離微控制器的邏輯控制電路和儲存電路（rom、ram），如果可能的話將這些電路另外製成電路板，更加有利於抗干擾，提高電路工作時的可靠性！
2、 盡量在關鍵元件，如rom、ram等晶元旁邊安裝去耦電容。實際上，印製電路板走線，引腳走線和接線等都可能含有較大的電感效應。大的電感可能會在vcc走線上引起嚴重的開關雜訊尖峰。
防止vcc走線上的開關尖峰的唯一方法是在vcc與電源地之間安放乙個0.1uf的去耦電容。如果電路板上使用的是表面安裝零件，可以用片狀電容直接緊靠著元件，在vcc引腳上固定。
最好是使用瓷片電容，這是因為這種電容有較低的靜電損耗（esl）和高頻阻抗，另外這種電容溫度和時間上的介質穩定性也很不錯。盡量不要使用鉭電容，因為它在高頻下的阻抗較高。
另外在安放去耦電容時需要注意以下幾點：
1）在印製電路板的電源輸入端跨接100uf左右的去耦電容，如果體積允許的話，電容量大一些更好。
2）原則上每個積體電路晶元的旁邊都需要放置乙個0.01uf的瓷片電容，如果電路板的空隙太小而放置不下時，可以每10個晶元左右放置乙個1~10uf的鉭電容。
3）對於抗干擾能力弱的關斷時電流變化大的元件和ram、rom等儲存元件，應該在電源線（vcc）和地線之間拉入去耦電容。
4）電容的引線不要太長，特別是高頻旁路電容不能帶引線。
3、在這種電路種地線的種類有很多，有系統地、遮蔽地、邏輯地、模擬地等，地線布局是否合理，將決定整個電路的抗干擾能力。在設計地線和接地點的時候，應該考慮以下問題：
1）邏輯地和模擬地要分開佈線，不能合用，將它們各處的地線分別與相應的電源地線相連。在設計時，模擬地線應盡量加粗，而且盡可能加大引出端的接地面積。一般來講，對於輸入輸出的模擬訊號，與微控制器電路之間最好通過光耦進行隔離。
2）在設計邏輯電路的印製板時，其地線應構成閉環形式，提高電路的抗干擾能力。
3）地線應盡量粗。如果地線很細的話，則地線電阻將會很大，造成接地電位隨電流的變化而變化，致使訊號電平不穩，導致電路的抗干擾能力下降主。在佈線允許的情況下，要保證主要地線的寬度至少在2－3mm心上，元件引腳上的接地線應在1.
5mm左右。
4）要注意掃地點的選擇。當板上訊號頻率低於1mhz時，由於佈線和元件之間的電磁感應影響很小，而接地電路形成的環流對於干擾的影響較大，所以要採用一點接地，使其不形成迴路。當電路板上訊號頻率高於10mhz時，由於佈線的電感效應明顯，地線阻抗變得很大，此時接地電路形成的環流就不再是主要問題了，所以應採用多點接地，盡是降低地線阻抗。
5）電源線的布置除了要根據電流的大小盡是加粗直線寬度外，在佈線進還應使電源線、地線的走線方向與資料線的走線方向一致，在佈線工作的，用地線將電路板的底層沒有走線的地方鋪滿，這些方法都有助於增強電路的抗干擾能力。
4、資料線的寬度也應盡可能的寬，以減小阻抗。至少不小於0.3mm，如果採用0.46或者更大則更為理想。
5、由於電路板的過孔會帶來約10pf的電容效應，對於高頻電路，將會引入太多的干擾，所以在佈線的時候，應該注意！
手工電路板製作
4 貼好膜後用過塑機，不用太熱，100度左右起固定用。5 印製電路板菲林，建議是用菲林，可以達到最高的精細度，如果對精度沒要求用硫酸紙來列印也行。如圖下的就是高精度噴墨菲林 6 將列印好的電路圖放在感光板上，注意 乾膜是負性的，所以要反白列印，這與我們平常用的感光板正相反 用普通節能燈10左右，如果...
電路板製作實習報告
電子實習報告 題目 熄燈延時控制電路的製作 作者 石閒風 指導老師 段衷麒 第一階段 電子實習動員大會及焊接講座 protel講座 在實習初期，學院的一些老師通過對我們進行動員大會以及開展一系列專項講座的方式，極大地提高了我們參與這次電子實習的積極性與主動性，讓我們更為直接的了解了實習期間的整個流程...
電路板製作實習報告
電子安裝與除錯實習報告 班級 10級高壓輸配電1班姓名 郭浩 一 前言 學子公文網 1 實習時間安排 這次電子安裝實習時間為一周時間,總學時為30個學時.周一 我們班在綜合樓101教室召開了一次會議就是認識一下我們的指導老師,老師更我們分析了此次電子安裝實習的重點,安排了一下實習內容,指導老師叫我們...