基本RS觸發器工作原理

基本rs觸發器的電路如圖1（a）所示。它是由兩個與非門，按正反饋方式閉合而成，也可以用兩個或非門按正反饋方式閉合而成。圖（b）是基本rs觸發器邏輯符號。

基本rs觸發器也稱為閂鎖（latch）觸發器。

ab)圖1 基本rs觸發器電路圖和邏輯符號

定義a門的乙個輸入端為rd 端，低電平有效，稱為直接置「0」端，或直接復位端（reset），此時 sd端應為高電平；b門的乙個輸入端為 sd端，稱為直接置「1」端，或直接置位端（set），此時 rd端應為高電平。我們定義乙個與非門的輸出端為基本rs觸發器的輸出端q ，圖中為b門的輸出端。另乙個與非門的輸出端為 q 端，這兩個端頭的狀態應該相反。

因基本rs觸發器的電路是對稱的，定義a門的輸出端為q端，還是定義b門的輸出端為q端都是可以的。一旦q端確定， rd和 sd端就隨之確定，再不能任意更改。

2 兩個穩態

這種電路結構，可以形成兩個穩態，即

q=1，q=0，q=0，q =1

當 q=1時，q=1和 rd =1決定了a門的輸出，即q=0 ， q=0反饋回來又保證了q=1 ；當 q=0時，q=1，q=1和 sd=1決定了b門的輸出，即 q=0，q=0又保證了q =1 。

在沒有加入觸發訊號之前，即 rd和sd 端都是高電平，電路的狀態不會改變。

3 觸發翻轉

電路要改變狀態必須加入觸發訊號，因是與非門構成的基本rs觸發器，所以，觸發訊號是低電平有效。若是由或非門構成的基本rs觸發器，觸發訊號是高電平有效。

rd和sd 是一次訊號，只能乙個乙個的加，即它們不能同時為低電平。

在 rd 端加低電平觸發訊號，rd =0，於是q =1 ， q =1和sd=1決定了q=0 ，觸發器置「0」。 rd是置「0」的觸發器訊號。

q=0以後，反饋回來就可以替代rd =0的作用， rd=0就可以撤消了。所以， rd不需要長時間保留，是乙個觸發器訊號。

在sd端加低電平觸發訊號，sd=0，於是q=1 ， q=1和 rd=1決定了q=0 ，觸發器置「1」。但q=0 反饋回來， sd=0才可以撤消， sd是置「1」的觸發器訊號。

如果是由或非門構成的基本rs觸發器，觸發訊號是高電平有效。此時直接置「0」端用符號rd；直接置「1」端用符號sd。

4 真值表和特徵方程

以上過程，可以用真值表來描述，見上表。表中的qn和 qn表示觸發器的現在狀態，簡稱現態；qn+1和qn+1表示觸發器在觸發脈衝作用後輸出端的新狀態,簡稱次態。對於新狀態qn+1而言，qn也稱為原狀態。

上表真值表表中qn=qn+1表示新狀態等於原狀態，即觸發器沒有翻轉，觸發器的狀態保持不變。必須注意的是，一般書上列出的基本rs觸發器的真值表中，當 rd =0、 sd=0時，q的狀態為任意態。這是指當 rd、sd 同時撤消時，q端狀態不定。

若當 rd=0、sd =0時，q =1，狀態都為「1」，是確定的。但這一狀態違背了觸發器q端和 q端狀態必須相反的規定，是不正常的工作狀態。若rd、sd不同時撤消時，q端狀態是確定的，但若rd、sd同時撤消時，q端狀態是不確定的。

由於與非門響應有延遲，且兩個門延遲時間不同，這時哪個門先動做了，觸發器就保持該狀態，這一點一定不要誤解。但具體可見例1 。

把上表所列邏輯關係寫成邏輯函式式，則得到

利用約束條件將上式化簡，於是得到特徵方程

例1：畫出基本rs觸發器在給定輸入訊號 rd、和sd 的作用下，q端和 q 端的波形。輸入波形如圖2所示。

解：此例題的解答見圖2的下半部分。

圖2 例1的解答波形圖

5 狀態轉換圖

對觸發器這樣一種時序數位電路，它的邏輯功能的描述除了用真值表外，還可以用狀態轉換圖。真值表在組合數位電路中已經採用過，而狀態轉換圖在這裡是第一次出現。實際上，狀態轉換圖是真值表的圖形化，二者在本質上是一致的，只是表現形式不同而已。

基本rs觸發器的狀態轉換圖如圖3所示。

圖中二個圓圈，其中寫有0和1代表了基本rs觸發器的兩個穩態，狀態的轉換方向用箭頭表示，狀態轉換的條件標明在箭頭的旁邊。從「1」狀態轉換到「0」狀態，為置「0」，對應真值表中的第一行；從「0」狀態轉換到「1」狀態，為置「1」，對應真值表中的第二行；從「0」狀態有乙個箭頭自己閉合，即源於「0」又終止於「0」，對應真值表的第一行置「0」和第三行的保持；從「1」狀態有乙個箭頭自己閉合，即源於「1」又終止於「1」，對應真值表的第二行置「1」和第三行的保持。

圖3 基本rs觸發器的狀態轉換圖

基本RS觸發器工作原理

基本RS觸發器

RS觸發器工作原理

畫出圖P42由或非門組成的基本RS觸發器輸出端Q

相關推薦