電子秒錶的設計一

2023-02-03 02:09:02 字數 1384 閱讀 5445

一. 設計的內容及要求:

設計乙個電子秒錶,使其能實現從0-9999的計數功能

二.電路的工作原理:

實現從0-9999計數是通過四片74160的級聯,當輸入時鐘脈衝時,輸出便不斷計數,直到計數到最大範圍9999,每一片74160在有脈衝訊號輸入的條件下,都可以從0-9連續變化,故用四片74160就可以實現設計的要求。

三. 設計需要的元器件:

74160(四片)

四.74160簡介:

74160,如圖所示,是乙個4位二進位制的計數器,它具有非同步清零功能,其與同步清零不同的是,它不受時鐘脈衝控制,只要來有效電平,就立即清零,無需再等下乙個計數脈衝的有效沿到來。

具體功能如下:

1.非同步清零功能

當clrn=0時,74160立即清零,與其他輸入狀態無關。

2.同步置數功能

當clrn=1,ldn=0,資料輸入=abcd,ent、enp端任意,在時鐘脈衝clk上公升沿到來時,完成置數操作,使=dcba.

3.保持:

當clrn=ldn=1時,ent=enp=1,時鐘脈衝clk上公升沿到來時,使計數器各輸出端的狀態保持不變,但ent=0時,影響進製輸出,使co=0.

4.計數:

當clrn=ldn=1時,ent=enp=1,時鐘脈衝clk上公升沿到來時,計數器進行計數,輸出端狀態按自然態序變化,co=ent,當均為1時,co=1,產生正進製脈衝。

五、電路設計原理圖及**圖:

1.用1個74160的接線圖:

clrn=ldn=1,ent=enp=1,clk輸入時鐘脈衝,此時為四個輸出

其**圖為:

2.用2個74160級聯的接線圖:

clrn=ldn=1,ent=enp=1,clk輸入時鐘脈衝,此時為八個輸出

其**圖如下圖:

3.用3個74160級聯的接線圖:

clrn=ldn=1,ent=enp=1,clk輸入時鐘脈衝,此時為12個輸出(由於頁面所限,計數器高位的波形未能顯示出來)

其**圖如下圖:

4.用4個74160級聯的接線圖:

clrn=ldn=1,ent=enp=1,clk輸入時鐘脈衝,此時為16個輸出(由於頁面所限,計數器高位的波形未能顯示出來)

其**圖如下圖:

六、設計心得體會

這次電子秒錶的設計使我收穫很大。讓我對數位電路的設計有了更多的了解,也讓我在電路方面的知識有了不少提高,對電路器件有了初步的了解,通過實習把課本上的知識運用到實踐當中,更深刻地了解書本知識的內涵。在這次的課程設計中,讓我認識到理論的重要性,怎樣才能正確的把它運用到實踐中才是學習這門課程的目的,也讓我的態度有了很大的轉變,更清楚地認識到我們學習的目的不只在於考很高的成績,還要求我們能夠把所學的東西能夠正確的運用到實踐中去,在設計的過程中必須要有耐心和毅力,鍛鍊了我解決問題的能力,讓我學到了不少的知識。

電子秒錶設計

題目 電子秒錶的設計與製作 設計任務 一 概述 該專案設計是在模擬電子技術和數字電子技術課程的基礎上進行的乙個系統性的實踐,通過對電子秒錶電路的設計,把所學的知識有機的聯絡起來,應用典型電路和一些器件功能相結合,構成一套完整的實用電路系統,使理論知識得到實際運用 通過本次實踐,將為今後專業課程學習和...

電子秒錶的設計與製作

利用數電課程中學習的單元邏輯電路和邏輯門,設計電子秒錶,了解計數器 顯示器 解碼器 觸發器 單穩電路 多諧振盪器的原理及應用,熟悉儀器設計 安裝 除錯的基本方法和步驟。1 設計要求 a 利用邏輯電路設計兩位電子秒錶,實現9.9秒計時。b 設計兩個按鈕,控制 啟動 和 停止 操作。也可設計單按鈕,按一...

數字秒錶的設計

目錄1 引言 1 1.1 課程設計的目的 1 1.2 課程設計的內容 1 2 eda vhdl簡介 1 2.1 eda技術 1 2.2 硬體描述語言 vhdl 2 3設計過程 4 3.1 設計規劃 4 3.2 各模組的原理及其程式 4 3.2.1控制模組 5 3.2.2時基分頻模組 5 3.2.3計...