這篇文章是來自復旦大學的博士生的長篇感言。
一段你剛開始進入這行，對pmos/nmos/bjt什麼的只不過有個大概的了解，各種器件的特性你也不太清楚，具體設計成什麼樣的電路你也沒什麼主意，你的電路圖主要看國內雜誌上的文章，或者按照教科書上現成的電路，你總覺得他們說得都有道理。你做的電路主要是小規模的模組，做點差分運放，或者帶隙基準的**什麼的你就計算著發文章，生怕到時候**湊不夠。總的來說，基本上看見運放還是發怵。
你覺得spice是乙個非常難以使用而且古怪的東西。
二段你開始知道什麼叫電路設計，天天捧著本教科書在草稿紙上狂算一氣。你也經常開始提起一些技術引數，vdsat、lamda、early voltage、gwb、ft之類的。總覺得有時候電路和手算得差不多，有時候又覺得差別挺大。
你也開始關心電壓，溫度和工藝的變化。例如低電壓、低功耗系統什麼的。或者是超高速高精度的什麼東東，時不時也來上兩句。
你設計電路時開始計畫著要去tape out，雖然tape out看起來還是挺遙遠的。這個階段中，你覺得spice很強大，但經常會因為ac**結果不對而大傷腦筋。
三段你已經和pvt鬥爭了一段時間了，但總的來說基本上還是沒有幾次成功的設計經驗。你覺得要設計出真正能用的電路真的很難，你急著想建立自己的信心，可你不知道該怎麼辦。你開始閱讀一些jssc或者博士**什麼的，可你覺得他們說的是一回事，真正的晶元或者又不是那麼回事。
你覺得vdsat什麼的指標實在不夠精確，**器的預設設定也不夠滿足你的要求，於是你試著**器調整引數，或者試著換一換**器，但是可它們給出的結果仍然是有時準有時不准。你上論壇，希望得到高手的指導。可他們也是語焉不詳，說得東西有時對有時不對。
這個階段中，你覺得spice雖然很好，但是幫助手冊寫的太不清楚了。
四段你有過比較重大的流片失敗經歷了，你知道要做好乙個電路，需要精益求精，需要戰戰兢兢的仔細檢查每乙個細節。你發現在設計過程中有很多不曾設想過的問題，想要做好電路需要完整的把握每乙個方面。於是你開始系統地重新學習在大學畢業時已經賣掉的課本。
你把能能找到的相關資料都仔細的看了一邊，希望能從中找到一些更有啟發性的想法。你已經清楚地知道了你需要達到的電路指標和效能，你也知道了電路設計本質上是需要做很多合理的折中。可你搞不清這個「合理」是怎麼確定的，不同指標之間的折中如何選擇才好。
你覺得要設計出乙個適當的能夠正常工作的電路真的太難了，你不相信在這個世界上有人可以做到他們宣稱的那麼好，因為聰明如你都覺得面對如此紛雜的選擇束手無策，他們怎麼可能做得到？這個階段中，你覺得spice功能還是太有限了，而且經常對著"time step too small"的出錯資訊發呆，偶爾情況下你還會創造出巨大的**檔案讓所有人和電腦崩潰。
五段你覺得很多競爭對手的東西不過如此而已，你開始有一套比較熟悉的設計方法。但是你不知道如何更加優化你手頭的工具。你已經使用過一些別人編好的指令碼語言，但經常碰到很多問題的時候不能想起來用awk或者perl搞定。
你開始大量的占用伺服器的**時間，你相信經過大量的**，你可以清楚地把你設計的模組調整到合適的樣子。有時候你覺得做電路設計簡直是太無聊了，實在不行的話，你在考慮是不是該放棄了。這個階段中，你覺得spice好是好，但是比起fast spice系列的**器來，還是差遠了；你開始不相信ac**，取而代之的是大量的transient**。
六段你開始明白在這個世界中只有最合適的設計，沒有最好的設計，你開始有一套真正屬於自己的設計方法，你會傾向於某一種或兩種**工具，並能夠熟練的使用他們評價你的設計。你開始在設計中考慮pvt的變化，你知道乙個電路從開始到現在的演化過程，並能夠針對不同的應用對他們進行裁減。你開始關注功耗和面積，你tape out的晶元開始有一些能夠滿足產品要求了。
但是有時候你還是不能完全理解一些複雜系統的設計方法，並且犯下一些愚蠢的錯誤並導致災難性後果。你開始閱讀 jssc時不只是挑一兩片文章看看，或許把jssc作為廁所讀物對你來說是乙個不錯的選擇。在這個階段中，你覺得spice是乙個很偉大的工具，你知道如何在spice中對精度和速度做合理的**，並隨時做出最合適的選擇。
七段你開始真正理解模擬電路設計的本質，無論對於高精度系統還是高速度系統都有自己獨有的看法和經驗。你可以在系統級對不同的模組指標進行折中以換取最好的效能。你會了解乙個潛在的市場並開始自己的產品定義，並且你知道只要方**確，你設計出的產品會具有很好的競爭力。
你可以從容的從頭到腳進行整個電路的功能和指標劃分，你了解裡面的每乙個技術細節和他們的折中會對於你的產品有怎樣的影響。你開始關注設計的可靠性。在這個階段中，你覺得spice是乙個很實用的工具，並喜歡上了蒙特卡洛**，但你還是經常抱怨伺服器太慢，雖然你經常是在後半夜執行**。
八段這個時候成功的做出乙個晶元對你來說是家常便飯，就象一名駕駛老手開車一樣，遇到紅燈就停、綠燈就行。乙個產品的設計對於你來說幾乎都是無意識的。你不需要再對著**結果不停的調整引數和優化，更多時候只需要很少量的**就可以結束乙個模組的設計了。
你能夠清楚地感覺到某乙個指標的電路模組在技術上是可能的還是不可能的。你完全不用關心具體模組的雜訊係數或者訊雜比或者失真度。你只需要知道它是可以被設計出來就可以了，更詳細的技術指針對你來說毫無意義。
你開始覺得jssc上的東西其實都是在湊數，有時候認為 jssc即使作為廁紙也不合格(太薄太脆)。你覺得spice偶爾用用挺好的，但是實在是不可靠，很多的時候看看工作點就差不多夠了。
九段這時候的你對很多電路已經瞭如指掌，你以提前預知很多技術下一輪的發展方向。一年你只跑上幾次**，也可能一**就是幾年。你很少有畫電路圖的時候，多數時間你在打高爾夫或是在太平洋的某個小島釣魚。
除了偶爾在isscc上湊湊熱鬧，你從不和別人說起電路方面的事，因為你知道沒人能明白。
模擬電路設計的階段
一段你剛開始進入這行，對pmos nmos bjt什麼的只不過有個大概的了解，各種器件的特性你也不太清楚，具體設計成什麼樣的電路你也沒什麼主意，你的電路圖主要看國內雜誌上的文章，或者按照教科書上現成的電路，你總覺得他們說得都有道理。你做的電路主要是小規模的模組，做點差分運放，或者帶隙基準的 什麼的你...
模擬電路設計
模擬電子課程設計報告 題目 正弦波振盪器的設計 專業 電氣工程系通訊工程 班級 09通訊 1 班 姓名 李濤 指導教師 周珍艮 電氣工程系 2011年5月25日 課程設計任務書 學生班級 09通訊 1 班學生姓名 李濤 學號 0909131027 設計名稱 正弦波振盪器的設計 起止日期 2011 5...
積體電路設計企業及產品認定管理辦法問答
發布時間 2002年05月24日 字型 大中小 問 請簡單介紹一下此次出台的 管理辦法 與此前的 暫行管理辦法 的不同之處。答 主要不同之處在於 管理辦法 的第七條，即積體電路設計企業和產品的認定，應由企業向其所在地主管稅務機關提出申請，主管稅務機關審核後，逐級上報國家稅務總局。由國家稅務總局和資訊...