第一章緒論
1、數位電路有什麼優點？
答：首先數位電路能產生更廉價，更可靠的數字處理系統。其次數字處理硬體允許可程式設計操作，同時數字硬體和軟體實現與模擬電路和模擬訊號處理系統相比，通常具有更高的精度。
2、數位電路與模擬電路有什麼區別？
答：數位電路與模擬電路同等重要，構成數位電路與模擬電路的基本元件都是半導體器件。但是它們工作狀態不同，實現功能不同，工作訊號不同，如:
數位電路中三極體工作在飽和區和截止區，模擬電路中三極體工作在放大區。數位電路實現邏輯功能，完成邏輯運算，模擬電路主要是放大電訊號。數位電路處理離散訊號，模擬電路處理連續訊號。
3、數位電路設計的趨勢?
答：當前數位電路設計的趨勢是，越來越大的設計，越來越短的推向市場的時間，越來越低的**，設計方法越來越依賴於電子設計自動化（eda）工具。多層次的設計表述，積體電路的設計與製造分離，晶元生產廠家提供模型或標準單元庫，設計公司負責電路功能設計。
電路功能設計已進入片上系統（soc）時代，智財權模組（ip核）產品化。
第二章邏輯函式及其簡化
1、邏輯函式為什麼要化簡？
答：乙個邏輯函式可以寫成不同的表示式形式，表示式越簡單，所表示的邏輯關係越明顯。化簡電路的目的，就是為了降低系統的成本，提高電路的可靠性，以用最少的邏輯門實現邏輯函式。
2、公式法化簡中那麼多公式怎麼記？它有什麼優缺點？
答：邏輯代數的常用公式，反映了邏輯代數運算的基本規律，是化簡邏輯函式、分析和設計邏輯電路的基本公式，必須熟悉和掌握。公式法化簡沒有固定的步驟。
能否以最快的速度進行化簡，與經驗、技巧和對公式掌握及運用的熟練程度有關。該方法的優點是輸入變數個數不受限制，缺點是結果是否為最簡有時不易判斷。
3、卡諾圖法化簡的優點？
答：利用卡諾圖可以直觀、方便地化簡邏輯函式，並且克服了公式化簡法對最終化簡結果難以確定等缺點。
第三章整合邏輯門
1、第三章感覺和其它章節沒關係，是否不重要？
答：第三章介紹了常用邏輯門的內部電路結構以及外部特性，對後續學習非常重要。在電路的實際設計中，必須掌握第三章所介紹的各類引數。
例如，扇出係數直接決定了閘電路能接同類門的個數，如果超出，則導致電路無法正常工作。
2、cmos閘電路為什麼不能把輸入端懸空？
答：由於cmos積體電路具有很高的的輸入阻抗，所以很容易因感應靜電而被擊穿。雖然其內部在每乙個輸入端都加有雙向保護電路，但不用的輸入端或者多餘的門都不能懸空，應根據不同的邏輯功能，分別與vdd（高電位）或vss（低電位）相連，或者與有用的輸入端並在一起。
3、數電模電中都涉及到晶體三極體，有什麼區別？
答：在數電模電中，我們討論的側重點不同。在一般模擬電子線路中，晶體三極體常常當作線性放大元件或非線性元件來使用，而在脈衝與數位電路中，晶體三極體交替工作於截止區與飽和區，作為開關元件來使用。
第四章組合邏輯電路
1、組合邏輯電路為什麼沒有記憶功能?
答:組合邏輯電路在結構上沒有記憶單元。
2、有同學覺得邏輯函式的化簡太麻煩,在小規模塊合邏輯電路的設計中不化簡行不行？
答:不行，在邏輯電路設計中，為了得到最優設計，一般都要進行邏輯函式的簡化，這樣可以使所用的邏輯器件數目最少，器件的種類最少，器件之間的連線最少，而且這樣也減少了閘電路的延遲。提高了電路的運算速度。
3、解碼器和資料選擇器都能實現邏輯函式，在具體電路設計中如何選擇？
答：如果要實現多輸出函式使用解碼器更適合，如果要實現單輸出函式使用資料選擇器更適合。
4、中規模器件的內部結構電路圖比較複雜，需要重點掌握嗎？
答：中規模器件的學習重點是掌握外部邏輯功能，學會分析器件功能表，掌握其應用，對於內部結構圖會分析，能借助它了解各個輸入輸出控制埠即可。
5、怎樣用加法器實現減法運算？設計時需要注意什麼？
答：可以利用a-b=a+b的補碼來實現，設計時要注意借位訊號的判斷，如果沒有借位,得到的是實際的差，如果有借位，得到的是實際差的補碼，需要再進行取補碼運算。
第五章觸發器
1、與非們構成的基本rs觸發器輸入都為0時，兩個輸出端的輸出狀態到底是不定狀態還是確定的？
答：輸入都為1時，輸出是確定的，但這和觸發器設計邏輯相矛盾，是不允許出現的狀態，是禁止態。
2、與非門構成的基本rs觸發器什麼時候輸出狀態是不確定的？
答：當輸入訊號同時由0變為1的時候，由於閘電路的競爭，會使輸出狀態不確定。
3、主從觸發器的邏輯符號圖中有沒有主觸發器的輸出？
答：主從觸發器的結構中，主觸發器負責接收輸入訊號，從觸發器在有效脈衝期間跟隨主觸發器的狀態，並作為整個觸發器的輸出，在主從觸發器的邏輯圖上的輸出埠為從觸發器的輸出端。
4、非同步清零和同步清零有什麼區別？
答：非同步和同步是相對於cp脈衝來說的，非同步清零不需要看cp脈衝訊號，只要其有效訊號到來，就可以直接清零，而同步清零即使有效訊號已經到來，也需要等有效cp脈衝到來才能清零。
5、非同步置數和同步置數的區別也類似於上述問題嗎？
答：是的。
6、 主從jk觸發器的一次翻轉現象怎麼理解？
答：在cp=1期間主觸發器的狀態方程為：
由上式可見，一旦在cp=1期間，主觸發器接受輸入激勵訊號發生一次翻轉，主觸發器狀態就一直保持不變，也不再隨輸入激勵訊號j，k的變化而變化。這就是主觸發器的一次翻轉特性。
第六章時序邏輯電路
1、與組合邏輯電路相比，時序邏輯電路的特點是什麼？
（1）含有具有記憶元件（最常用的是觸發器）
（2）具有反饋通道。
2、161和163都是四位二進位制計數器，有什麼區別？
答：161和163都是四位二進位制計算器，但是清0端不同。161是非同步清0，即只要清0端為低電平，不論時鐘訊號如何，計數器的輸出端都為0；163是同步清0，即使清0端為低電平，計數器的輸出端不是立刻清0，而是等到時鐘訊號的上公升沿作用後才清0。
3、用整合計數器設計任意模值計數器是不是有多種方法？
答：有多種整合計數器可以選擇，同一種器件還可以選擇不同的方法。比如利用161設計計數器時，既可採用利用置數端的預置數法，又可採用利用清0端的復位法。
4、移位暫存器的應用有哪些？
答：可以實現數碼的串/並或並/串轉換，可以構成移存型的計數器，可以用於脈衝節拍延遲。
第七章半導體儲存器
1、 ram和rom的主要區別？
答：區別1、ram也叫易失性儲存器，掉電後容易丟失資訊。
rom也叫非易失性儲存器，掉電後不丟失資訊。
區別2、ram可以讀寫，rom只能讀不能寫。
2、 ram的容量怎麼計算？
答：容量=字長位數。字長=，n為位址線的條數，位數=資料線的條數。
3、 用rom實現組合邏輯函式的方法是什麼？
答：① 根據邏輯函式的輸入、輸出變數數目，確定rom的容量，選擇合適的rom。
② 寫出邏輯函式的最小項表示式，畫出rom的陣列圖。
③ 根據陣列圖對rom進行程式設計。
第八章可程式設計邏輯器件及其應用
1、 第8章裡的邏輯門符號和以前學的不太一樣，這是什麼原因？
答：是的，第8章裡的有些邏輯門符號，如與門和或門，與以前學的是有些不一樣，但是這只不過是邏輯門的不同標準表示法。因為可程式設計邏輯器件埠眾多，線路複雜，如果採用以前學的邏輯門符號，將很難看清楚可程式設計邏輯器件的電路原理。
2、 可程式設計邏輯器件的內部電路圖看起來很複雜，怎麼學習？
答：可程式設計邏輯器件的內部電路圖看起來複雜，但還是建立在我們以前所學的內容基礎上。對於我們工程技術人員，學習可程式設計邏輯器件，主要應掌握可程式設計邏輯器件開發數字系統的過程，會使用相關開發軟體和硬體設計數位電路就可以了。
同時通過學習這一章，可以了解採用可程式設計邏輯器件設計數位電路和傳統方法設計數位電路有什麼不同，又有哪些優勢。
第九章脈衝單元電路
1、這一章當中，施密特觸發器、單穩態觸發器、多諧振盪器等電路的分析方法是什麼？
答：對於整合門構成的脈衝單元電路，分析時需要注意三個問題：
①電容器上電壓不能突變，需要滿足開關定理uc(0+)=uc(0-)。
②暫態過程結束後，流過電容器的電流ic(∞)為0，即電容器相當於開路。
③電路的時間常數τ=rc, τ決定了暫態時間的長短。
在此基礎上進行電路分析。
2、施密特觸發器的上限觸發電平會不會小於下限轉換電平？
答：上限觸發電平大於下限轉換電平，請參考教材的公式9-2-1和9-2-3。
3、單穩態觸發器有什麼用途？
4、書上555定時器功能分析時，兩個比較器的參考電壓分別是1/3vcc、2/3vcc，為什麼不是vco和1/2vco呢？
當控制電壓輸入端vco接某一固定電壓時，兩個比較器的參考電壓分別是vco和1/2vco。
博士後網上辦公常見問題答疑
設站單位博士後工作管理人員遇到的常見問題 1 我的工作 中沒有可審批的博士後申請材料。原因 一是申請者沒有提交，二是管理人員沒有審批許可權，三是已經審批通過。解決方法 首先，由申請者點選 檢視辦事結果 如圖1 看材料在哪個管理層級 如圖2 其次，如果在本審批層級，可通過檢視綜合管理資訊網路系統，檢查...
學生思維常見問題分析
學生在學習知識 分析問題 解決問題的時候,往往會受到不良思維因素的干擾,從而影響學習的質量。良好的思維品質不是先天的,而是在後天的學習生活中培養和鍛鍊出來的。在教學中,科學分析學生思維障礙,對症下藥,培養學生良好的思維習慣,提高學生的思維品質,顯得尤為重要。關鍵詞 學生,思維,障礙 摘要 學生在學習...
解決學生常見問題對策
教育是一種非常複雜的 科技含量非常高的工作。從事教育工作的老師是具有一 定業務水平 理論水平和教育能力的專業技術人員。誰不會當老師？之所以有人這樣說，一是反映了說話人對教育的無知，另一方面也說明我們老師的專業水平亟待提高。這話聽起來可能不太舒服，但這是實在話。我本身就是乙個一線教師。我知道一線教師的...