指令指標暫存器ip始終存有相對於當前指令段起點偏移量的下一條指令，即ip總是指向下一條待執行的指令。
5．簡述8086系統中實體地址的形成過程。8086系統中的實體地址最多有多少個？邏輯位址呢？
答：8086系統中的實體地址是由20根位址匯流排形成的。8086系統採用分段並附以位址偏移量辦法形成20位的實體地址。
採用分段結構的儲存器中，任何乙個邏輯位址都由段基址和偏移位址兩部分構成，都是16位二進位制數。通過乙個20位的位址加法器將這兩個位址相加形成實體地址。具體做法是16位的段基址左移4位(相當於在段基址最低位後添4個「0」)，然後與偏移位址相加獲得實體地址。
由於8086cpu的位址線是20根，所以可定址的儲存空間為1m位元組，即8086系統的實體地址空間是1mb。邏輯位址由段基址和偏移位址兩部分構成，都是無符號的16位二進位制數，程式設計時採用邏輯位址，也是1mb。
6．8086系統中的儲存器為什麼要採用分段結構？有什麼好處？
答：8086cpu中的暫存器都是16位的，16位的位址只能訪問64kb的記憶體。086系統中的實體地址是由20根位址匯流排形成的，要做到對20位位址空間進行訪問，就需要兩部分位址，在8086系統中，就是由段基址和偏移位址兩部分構成。
這兩個位址都是16位的，將這兩個位址採用相加的方式組成20位位址去訪問儲存器。
在8086系統的位址形成中，當段位址確定後，該段的定址範圍就已經確定，其容量不大於64kb。同時，通過修改段暫存器內容，可達到邏輯段在整個1mb儲存空間中浮動。各個邏輯段之間可以緊密相連，可以中間有間隔，也可以相互重疊（部分重疊，甚至完全重疊）。
採用段基址和偏移位址方式組成實體地址的優點是：滿足對8086系統的1mb儲存空間的訪問，同時在大部分指令中只要提供16位的偏移位址即可。
7．8086儲存器中存放資料字時有「對準字」和「非對準字」之分，請說明它們的差別。
答：乙個16位的資料字是按照低位址存放低位資料、高位址存放高位資料來存放的。若16位資料的低8位存放在偶位址，則該資料字就是「對準字」，否則就是「非對準字」。
主要差別是cpu讀取和儲存資料字時，如果是對準字，只需要一次讀寫操作即可，而非對準字就需要兩次讀寫操作才能實現乙個資料字的訪問。
9．在某系統中，已知當前（ss）＝2360h，（sp）＝0800h，那麼該堆疊段在儲存器中的實體地址範圍是什麼？若往堆疊中存入20個位元組資料，那麼sp的內容為什麼值？
答：（ss）×10h＋（sp）＝23600h＋0800h＝23e00h，堆疊段在儲存器中的實體地址範圍是23600h～23e00h。若往堆疊中存入20個位元組資料，那麼sp的內容為0800h－14h＝07ech。
（20的十六進製制為14h）。
10．已知當前資料段位於儲存器的b4000h到c3fffh範圍內，則段暫存器ds的內容為多少？
答：段暫存器ds的內容為b4000h。
11．8086系統中為什麼一定要有位址鎖存器？需要鎖存哪些資訊？
答：由於8086cpu受晶元封裝的限制，只有40個管腳，所以位址線和資料線只能採用復用的方式共同使用某些管腳。對儲存器進行訪問時，在讀取資料或寫入資料時，儲存器晶元要求在這個過程中位址資訊必須穩定提供給儲存器，而由於8086cpu位址線和資料線是復用的，就不可能在同一時刻具有位址和資料的兩種功能。
這就需要在cpu提供位址資訊時，將位址鎖存起來，以保證下乙個時刻當這些復用的管腳起著資料線的功能時，儲存器有正確的位址資訊。要鎖存的資訊包括這些復用管腳的位址和bhe等訊號。
12．8086讀/寫匯流排週期各包括最少幾個時鐘週期？什麼情況下需要插入等待週期tw？插入多少個tw取決於什麼因素？
答：8086讀/寫匯流排週期各包括最少四個時鐘週期。在系統中增加等待週期tw的一般情況是：
當cpu提供了位址後，由於外設或儲存器的讀出或寫入時間較慢，不能與cpu的速度匹配，就需要插入等待週期tw，等待cpu能從外設或儲存器將資料正確地讀出或寫入為止。顯然，插入的等待週期tw的個數取決於外設或儲存器的取出或寫入時間。
第4章8086組合語言程式設計
1.編寫8086組合語言程式，將暫存器ax的高8位傳送到暫存器bl，低8位傳送到暫存器dl。
答：code segment
assume cs:code
start: mov bl,ah
mov dl,al
mov ax,4c00h
int 21h
code ends
end star
2．將暫存器dx的內容按從低位到高位的順序分成4組，並將各組數分別送到暫存器al,bl,cl和dl中。（例如：(dx)=0abcdh，分成四組(dl)=0ah,(cl)=0bh,(bl)=0ch,(al)=0dh）
答：code segment
assume cs:code
start: mov ax,dx
and al,0fh
mov bl,dl
mov cl,4
shr bl,cl
and ah,0fh
mov cl,4
shr dh,cl
mov cl,ah
mov ah,4ch
int 21h
code ends
end start
4.試統計9個數中偶數的個數，並將結果在螢幕上顯示。
答：data segment
buff db 3bh,47h,8dh,-75,0ah,69,-2eh,0cch,200
code segment
assume cs:code,ds:data
start:mov ax,data
mov ds,ax
mov si,offset buff
mov cx,9
xor dl,dl
a1: shr byte ptr [si],1
jc next
inc dl
next: inc si
loop a1
add dl,30h
mov ah,2
mov ax,4c00h
int 21h
code ends
end start
5．試將一串16位無符號數加密，加密方法是每個數乘以2。（不考慮進製）
答：data segment
mem dw 20 dup(?)
data ends
code segment
assume cs:code,ds:data
start:mov ax,data
mov ds,ax
mov cx,length mem
lea bx,mem
aa1: mov ax,[bx]
add ax,ax ；或mul ax,2 或shl ax,1或sal ax,1
mov [bx],ax
add bx,2
loop aa1
mov ax,4c00h
int 21h
code ends
end start
第五章儲存器原理與介面
2．什麼是ram和rom？ ram和rom各有什麼特點？
答：ram是隨機儲存器，指計算機可以隨機地、個別地對各個儲存單元進行訪問，訪問所需時間基本固定，與儲存單元的位址無關。rom是唯讀儲存器，對其內容只能讀，不能寫入。
與ram相比，其資訊具有非易失性，即掉電後，rom中的資訊仍會保留。
3．什麼是多層次儲存結構？它有什麼作用？
答：儲存器的效能是計算機效能的最主要指標之一，其目標是大容量、高速度和低成本，因此應該在系統結構的設計上揚長避短，採用多層儲存結構構成乙個較為合理的儲存系統。多層儲存結構是乙個金字塔的結構，距塔尖（即cpu）越近速度越快，容量越小，單位**也較貴；反之速度較慢，容量較大，單位**也較便宜。
其作用是獲得最佳價效比。
5．主儲存器的主要技術指標有哪些？
答：主儲存器的主要技術指標有主存容量、儲存器訪問時間、儲存週期和可靠性。
7．若用1k×1位的ram晶元組成16k×8位的儲存器，需要多少片晶元？在cpu的位址線中有多少位參與片內定址？多少位用做晶元組選擇訊號？
答：要128片。a1～a9共10位參與片內定址，其餘可用於片選訊號。
第七章5.在某應用系統中，計數器/定時器8253位址為310h～316h，定時器0作為分頻器（n為分頻係數），定時器2作為外部事件計數器，編寫初始化程式框架。
答：mov dx,316h
mov al,控制字
out dx,al
mov dx,310h
mov al,分頻係數低8位
out dx,al
mov al,分頻係數高8位
out dx,al
mov dx,316h
mov al,控制字
out dx,al
mov dx,314h
mov al,計數常數低8位
out dx,al
mov al,計數常數高8位
out dx,al
微機原理總結
記得剛要上這門課的時候，學長就跟說這是一門很重要很有用的課程，對今後的一些課程設計或者是做一些專案之類的都有很大的幫助，特別是對畢業就想找工作的人來說學會微控制器就更重要了，所以我一直都很認真的在聽課，但是由於去參加北京市的電子設計大賽，老師允許我們不用做這門課的實驗，再加上這門課平時就沒有什麼要做...
微機原理總結
第一章，第二章，第三章 1.無符號數的範圍 0 255 2.有符號數 補碼 範圍是 128 127 同時of等與0結果正確。3.原碼反碼 範圍是 127 127 4.計算機的軟體系統一般分為 系統軟體和應用軟體 5.邏輯位址表示式 段位址 段內偏移位址，段位址放在 cs 偏移位址在 ip 段內偏移位...
微機原理總結複習
微機原理 2.2.1 8088cpu概述 與8080 85相比，8088效能的提高主要依賴於 1 建立4位元組的指令預取佇列 2 設立位址段暫存器 3 在結構上和指令設定方面支援多為處理器系統。2.2.2 8088cpu引線及其功能 最小模式下的引線 a8 a15 它們是三態輸出引線，負責送出位址。...