80486CPU的內部結構和工作原理

1995-07-28

80486 cpu的內部結構如下圖所示：

80486晶元上有乙個指令和資料共用的8kb快取記憶體。intel 80486dx4的快取記憶體為16kb。

匯流排部件負責對內部單元與外部匯流排之間的指令預取、資料傳輸、控制功能等安排優先次序和進行協調。對內部通過三條32位匯流排與指令預取部件和快取記憶體通訊，對外則產生匯流排週期必需的各種訊號。支援突發讀週期，可從主訪問出16位元組的資料和指令塊。

還可以緩衝4個32位的儲存器寫週期，使產生該寫請求的內部單元可以轉而繼續進行別的處理工作。

當匯流排部件不執行執行指令的匯流排週期時，指令預取部件就用它順序地預先取出幾條其它單元要用的指令。取出的指令放在預取佇列裡，該佇列可儲存由匯流排部件取出的兩個16位元組指令和資料塊。這樣做使得其它單元幾乎不必等待便可得到下一條指令。

當每一條指令從預取佇列取出時，就將其操作碼部分送到解碼器，將置換部分送到分段部件進行位址計算。

指令解碼器把從預取佇列中取出的指令轉換成低階的控制訊號和微碼入口。解碼後的指令存放在指令佇列裡，一理控制器發出請求就將其傳送給控制器。

控制器含有微處理器的微碼(微處理器中的一組低階命令)。控制器負責解釋從指令解碼器收到的控制訊號和微碼入口，並根據解碼後的指令指揮整數部件、浮點部件、儲存器管理部件等的活動。

浮點部件是將數學協處理器的功能整合在晶元上，負責解釋32位、64位和80位浮點格式。它使用一些專門的電路和暫存器來處理一些超越函式和複雜的實數運算。由於將浮點部件整合在晶元內，使得其與其它的內部單元之間的介面效率大大提高。

此外，浮點部件和算術邏輯運算部件(alu)可以並行操作，因而允許二者能同時執行指令。通過這些改進，使得浮點部件的效能比80387提高了4倍。

整數部件由算術邏輯運算部件(alu)、8個通用暫存器、若干個專用暫存器和乙個桶形移位器組成。它負責執行控制器指定的全部算術和邏輯運算，可以在乙個時鐘週期內執行載入、儲存、加減、邏輯和移位等單條指令。

儲存器管理部件通過建立乙個簡化的、執行多個應用程式的定址環境來幫助作業系統的多工操作。儲存器管理部件含有分段和分頁電路，負責將每個內部邏輯位址轉換成相應於主儲存器的乙個特定單元的外部實體地址。

分段是一種在主儲存器中為每個程式提供它自己的位址空間(稱為段)的技術，其目的是防止多個應用程式裝入主存時各程式間造成相互干擾。分段部件要將其它內部

單元所用的內部邏輯位址轉換為不分段的線性位址，按照稱為段描述符的資料結構保持各個段的位置。線性位址隨後**到分頁部件。如果不用分頁，線性位址就等於實體地址。

分頁是將主存劃分成很多4kb的塊(頁)，以支援虛擬儲存器環境。在虛擬儲存環境下，是用少量的記憶體和磁碟儲存器來模擬乙個大的位址空間。只將與當前執行的指令或讀資料有關的頁放入記憶體，而將程式其餘部分放在磁碟上。

分頁部件利用轉換查尋表將來自分段部件的線性位址轉換成實體地址。