lvds介面標準:
lvds介面又稱rs-644匯流排介面，是20世紀90年代才出現的一種資料傳輸和接**術。lvds即低電壓差分訊號，這種技術的核心是採用極低的電壓擺幅高速差動傳輸資料，可以實現點對點或一點對多點的連線，具有低功耗、低誤位元速率、低串擾和低輻射等特點，其傳輸介質可以是銅質的pcb連線，也可以是平衡電纜。lvds在對訊號完整性、低抖動及共模特性要求較高的系統中得到了越來越廣泛的應用。
目前，流行的lvds技術規範有兩個標準：乙個是tia/eia（電訊工業聯盟/電子工業聯盟）的ansi/tia/eia－644標準，另乙個是ieee 1596.3標準。
2023年11月，以美國國家半導體公司為主推出了ansi/tia/eia－644標準。2023年3月，ieee公布了ieee 1596.3標準。
這兩個標準注重於對lvds介面的電特性、互連與線路端接等方面的規範，對於生產工藝、傳輸介質和供電電壓等則沒有明確。lvds可採用cmos、gaas或其他技術實現，其供電電壓可以從+5v到+3.3v，甚至更低；其傳輸介質可以是pcb連線，也可以是特製的電纜。
標準推薦的最高資料傳輸速率是655mbps，而理論上，在乙個無衰耗的傳輸線上，lvds的最高傳輸速率可達1.923gbps。
---- openldi標準在膝上型電腦中得到了廣泛的應用，絕大多數膝上型電腦的lcd顯示屏與主機板之間的連線介面都採用了openldi標準。openldi介面標準的基礎是低壓差分訊號（low voltage differential signaling，lvds）介面，它具有高效率、低功耗、高速、低成本、低雜波干擾、可支援較高解析度等特點。lvds介面在電信、通訊、消費類電子、汽車、醫療儀器中廣泛使用，並已經得到了amp、3m、samsung、sharp、silicon graphics等公司的支援。
為了向台式電腦領域滲透，，新的晶元組支援從vga（640×480）～qxga（2048×1536）的解析度。
---- dvi標準雖然還沒有openldi標準那樣聲名顯赫，應用也沒有openldi標準那樣普遍。但是由於有intel、ibm、hp等大公司的加入，dvi的應用前景被普遍看好，一些數字型crt顯示器、lcd顯示器和資料投影機中已經採用了符合dvi標準的數字顯示介面。
---- 目前大多數計算機與外部顯示裝置之間都是通過模擬vga介面連線，計算機內部以數字方式生成的顯示影象資訊，被顯示卡中的d/a（數字/模擬）轉換器轉變為r、g、ｂ三原色訊號和行、場同步訊號，訊號通過電纜傳輸到顯示裝置中。對於模擬顯示裝置，如模擬crt顯示器，訊號被直接送到相應的處理電路，驅動控制映象管生成影象。而對於lcd、dlp等數字顯示裝置，顯示裝置中需配置相應的ａ/ｄ（模擬/數字）轉換器，將模擬訊號轉變為數碼訊號。
在經過ｄ/ａ和ａ/ｄ2次轉換後，不可避免地造成了一些影象細節的損失。
---- dvi標準由ddwg於2023年4月正式推出，它的基礎是silicon image公司的panallink接**術，panallink接**術採用的是最小化傳輸差分訊號（transition minimized differential signaling，s）作為基本電氣連線。如附圖所示，計算機中生成的影象資訊傳送到顯示處理單元（顯示卡）中，經處理並編碼成資料訊號，資料訊號中包含了一些畫素資訊、同步資訊以及一些控制資訊，資訊通過3個通道輸出。同時還有乙個通道用來傳送使傳送和接收端同步的時鐘訊號。
每乙個通道中資料以差分訊號方式傳輸，因此每乙個通道需要2根傳輸線。由於採用差分訊號傳輸，資料傳送和接收中識別的都是壓差訊號，因此傳輸線纜長度對訊號影響較小，可以實現遠距離的資料傳輸。在接收端對接收到的資料進行解碼，並處理生成影象資訊供數字顯示裝置顯示。
在dvi標準中對介面的物理方式、電氣指標、時鐘方式、編碼方式、傳輸方式、資料格式等進行了嚴格的定義和規範。對於數字顯示裝置，由於沒有d/a和a/d轉換過程，避免了影象細節的丟失，從而保證了計算機生成影象的完整再現。在dvi介面標準中還增加了乙個熱插拔監測訊號，從而真正實現了即插即用
dvi標準一經推出立即得到了響應，不僅各圖形晶元廠商紛紛推出了系列支援dvi標準的晶元組，viewsonic、samsung等公司也相繼推出了採用dvi標準介面的數字型crt顯示器和lcd顯示器。在新近上市的一些lcd和dlp資料投影機中我們也看到了dvi標準介面。隨著數位化時代的來臨，dvi標準介面取代vga介面成為顯示裝置事實標準介面指日可待。
lvds訊號電平特性
lvds物理介面使用1.2v偏置電壓作為基準，提供大約400mv擺幅。
lvds驅動器由乙個驅動差分線對的電流源組成（通常電流為3.5ma），lvds接收器具有很高的輸入阻抗，因此驅動器輸出的
電流大部分都流過100ω的匹配電阻，並在接收器的輸入端產生大約350mv 的電壓。
電流源為恆流特性，終端電阻在100―120歐姆之間，則電壓擺動幅度為：3.5ma * 100 = 350mv ；3.
5ma * 120 = 420mv 。lvds訊號的工作原理和特點
對於高速電路，尤其是高速資料匯流排，常用的器件一般有：ecl、btl、gtl和gtl+等。這些器件的工藝成熟，應用也較為廣泛，但都存在乙個共同的缺點，即功耗大。
新興的cm0s工藝的低壓差分訊號(low voltage differential signal，簡稱lvds)器件給了我們另一種選擇。lvds低壓差分訊號，最早由美國國家半導體公司(national semiconductor)提出的一種高速序列訊號傳輸電平，由於它傳輸速度快，功耗低，抗干擾能力強，傳輸距離遠，易於匹配等優點，迅速得到諸多晶元製造廠商和應用商的青睞，並通過tia/eia (telecommunication industry association/electronic industries association)的確認，成為該組織的標準(ansi/tia/eia-644 standard)。lvds訊號被廣泛應用於計算機、通訊以及消費電子領域，並被以pci-express為代表的第三代i/o標準中採用。
lvds器件的工作原理如下：
如圖1所示，其中傳送端是乙個3.5ma的電流源，產生的3.5ma的電流通過差分線中的一路到接收端。
由於接收端對於直流表現為高阻，電流通過接收端的100ω的匹配電阻產生350mv的電壓，同時電流經過差分線的另一路流回傳送端。當傳送端進行狀態變化時，通過改變流經100ω電阻的電流方向產生有效的'0'和'1' 態。
lvds的特點是電流驅動模式，低電壓擺幅350mv可以提供更高的訊號傳輸率，使用差分傳輸的方式，輸入訊號只與2個訊號的差值有關，可將共模干擾抑制掉，可以使訊號的雜訊和emi都減少。綜上所述，lvds有以下主要特點：
1.低的輸出電壓擺幅(350mv)；
2.差分特徵是磁干擾相互抵消，消除共模雜訊，減少emi；
3.傳輸速度快，功耗低，抗干擾能力強，傳輸距離遠，易於匹配等優點。
LVDS介面定義及標準
lvd lvd 低電對多線，廣泛盟 199公布範，現，纜。高傳lvd 成，很高mv 在有的m 理很輸入1 s 介面定義ds 介面又稱電壓差分信多點的連線，也可以是平泛的應用。的ansi t 95年11月布了ieee 對於生產工，其供電電。標準推薦傳輸速率可ds 介面的原乙個簡單，如圖1所高，驅動器電...
MIPI介面協議簡介
mobile industry processor inte ce移動行業處理器介面 對於現代的智慧型手機來說，其內部要塞入太多各種不同介面的裝置，給手機的設計和元器件選擇帶來很大的難度。下圖是乙個智慧型手機的例子，我們可以看到其內部儲存 顯示 攝像 聲音等內部介面都是各不相同的。即使以攝像頭介面來...
2019介面簡介
9.6分 出處 文庫時間 2013 04 11 人氣 16744 您可能感興趣的問題 軟體介紹 核心提示 word 2007擁有新的外觀，新的使用者介面用簡單明瞭的單一機制取代了word早期版本中的選單 工具欄和大部分任務窗格。word 2007擁有新的外觀，新的使用者介面用簡單明瞭的單一機制取代了...