搶答器電路設計

2022-10-15 09:48:02 字數 4376 閱讀 6963

1、課程設計目的3 2、課程設計內容和要求

2.1設計內容32.2、設計要求3 3、設計方案3 3.1.1、設計電路功能的分析3

3.1.2、方案論證3

3.2、主要晶元介紹4

3.3、搶答電路設計8

3.4、顯示電路設計9

3.5、555**電路設計10

3.6、電源電路10

3.7、時鐘電路10

4、四人搶答器**11

5、實物製作與除錯11

6、課程設計總結

7、參考文獻12

1.了解搶答器電路設計的基本實現原理;

2.掌握時序邏輯電路的邏輯功能和使用方法;

**。 1,查閱所用器件技術資料,詳細說明設計的搶答器電路工作流程;

2,搶答器電路採用與編碼器、解碼器、定時器、電阻、電容、與或非門等電子器件構成,參加組數為四組。

3,電路可以實現由選手按鍵先後判斷誰獲得答題權;搶答成功時點亮相應的指示燈,且搶答成功選手號數在數碼管上顯示。

4,主持人沒有按搶答開始按鍵時,若有人搶答,搶答無效;

5, 搶答開始後有20s搶答倒計時,成功搶答後要有60s回答問題倒計時。2.2 設計要求

基本要求:

(1) 在搶答開始後,若有參賽者按下搶答按鈕,能準確判斷出最先按下搶答按鈕的參賽選手,並把其編號顯示出來。

(2) 成功搶答後,若再有人按下搶答按鈕,搶答狀態不發生改變。

(3)具有復位功能,按下復位按鈕,可進入下一次搶答準備階段。

(4)要完成作品的**演示(用proteus**軟體實現)和實物製作(萬能板上焊接電路),且作品設計中只能用編碼器、解碼器、定時器、電阻、電容、與或非門等基本器件或晶元,不可以用微控制器或plc等控制器。

(5)作品工作電壓只提供交流220v電源,作品中所用其他電壓由交流220v電源進行轉換供給,電源轉換電路須自行設計製作。

發揮部分:

(1)搶答開始後要有20s搶答倒計時,成功搶答後要有60s回答問題倒計時。

(2)若搶答者違規,能實現用指示燈記錄違規情況,達到一定違規次數後有相應處理措施。

(3)在實現上述功能外,可自行設計增加具有創新特色的搶答器附加功能。

該四路搶答器主要有搶答器和提示搶答成功電路構成。通過任務書可知該電路的功能為:1,主持人宣布開始搶答時,選手開始搶答, 搶答成功後有20s搶答倒計時;2,搶答時,分辨出選手按鍵的先後並鎖存優先搶答器的編號,使非優先者搶答無效;3,搶答成功的人對應的發光二級管亮並數碼管顯示對應的號數;4,搶答時間有60秒,60秒後自動復位,若60秒內回答完,可以手動復位。

通過分析,知工作原理是:通電後,主持人按下開始搶答按鈕,主持人宣布搶答「開始」,倒計時20秒,20秒內選手可以搶答,搶答器處於工作狀態。搶答器需完成:

優先編碼電路立即分辨出搶答者的編號,並由鎖存器進行鎖存,然後由解碼電路顯示對應選手號數;搶答成功後倒計時改為60秒,60秒內選手必須完成答題內容;控制電路要對輸入編碼電路進行封鎖,避免其他選手再次進行搶答。當選手將問題回答完畢時,主持人操作控制開關,使系統回覆到禁止工作狀態,以便進行下一輪搶答,若60秒搶答成功的選手未能完成答題內容,系統自動復位。

本課題的設計方案的電路主要由主題電路和擴充套件電路構成。通過控制電路和主持人開關啟動搶答電路兩部分組成主體電路;優先編碼電路、鎖存器、解碼電路將選手的輸入訊號通過二級管輸出

圖1. 四路搶答器的工作框圖

工作原理:接通電源後,主持人未按下開始搶答按鈕,搶答器處於禁止狀態,發光二級管滅,數碼管顯示0,此時,若有選手搶答,視為無效,不作反應;當主持人將按下開始按鈕,搶答器開始工作,選手開始搶答並且倒計時20秒,通過優先判斷,編號鎖存,及解碼電路,並使數碼管顯示搶答成功的選手號數;當選手將問題回答完畢時,主持人操作控制開關,使系統回覆到禁止工作狀態,若60秒搶答成功的選手未能完成答題內容,系統自動復位,以便進行下一輪搶答。

3.2 主要晶元介紹

3.2.1 74ls175真值表管腳功能電路圖

74ls175是常用的六d觸發器積體電路,裡面含有4組d觸發器,可以用來構成暫存器,搶答器等功能部件。

3.2.2 74ls147真值表管腳功能電路圖

10 線-4 線優先編碼器(bcd 輸出) 簡要說明:

147 為 10 線-4 線優先編碼器,共有 54/74147 和 54/74ls147 兩種線路結構型式, 其主要電特性的典型值如下:

147 將 9 條資料線(1-9)進行 4 線 bcd 編碼,即對最高位資料線進行解碼。當 1-9 均為高電平時,編碼輸出(abcd)為十進位制零。故不需單設/in0 輸入端。

功能表:

3.2.3 74ls247(七段顯示解碼器)

七段顯示解碼器的功能是把「8421」二-十進位制**譯成對應於數碼管的七個字段訊號,驅動數碼管,顯示出相應的十進位制數碼。如果是74ls247型解碼器,輸出低電平有效,應採用共陽極數碼管,如果是74ls248型解碼器,輸出高電平有效,應採用共陰極數碼管。

74ls247輸出端(a~g)為低電平有效,可直接驅動指示燈或共陽極 led。當要求輸入 0~15 時,消隱輸入(/bi)應為高電平或開路,對於輸出 0 時還要求脈衝消隱輸入(/rbi)為高電平或開路。

當 bi 為低電電平,不管其它輸入端狀態如何,a~g 均為截止態。

當/rbi 和位址端(a~d)均為低電平,並且燈測試(/lt)為高電平時,a~g 均為截止態,脈衝消隱輸出(/rbo)為低電平。

當 bi 為高電平開路時,/l t 的低電平可使 a~g 為低電平。

引出段符號:

a,b,c,d 解碼位址輸入端

/bi,/rbo 消隱輸入(低電平有效)

脈衝消隱輸出(低電平有效)

/lt 燈測試輸入端(低電平有效)

/rbi 脈衝消隱輸入端(低電平有效)

a~g 段輸出(低電平有效)

3.2.4 555定時器

下圖就是利用555定時器構成的多諧振盪器原理圖,其中r1=1.5k,r2=1.5k,c1=0.

2uf,所以產生時鐘脈衝的頻率由f=1/(0.69(r1+2r2)c1可計算出f=333khz,遠遠超出設計要求產生的1khz頻率,這說明第乙個選手按下按鍵後,電路可以馬上鎖存,防止第二名選手即使在很短的時間按了鍵都沒效。實現了四人搶答器的優先判決這個功能

它的各個引腳功能如下:

1腳:外接電源負端vss或接地,一般情況下接地。

8腳:外接電源vcc,雙極型時基電路vcc的範圍是4.5~16v,cmos型時基電路vcc的範圍為3~18v。

一般用5v。3腳:輸出端vo2腳:

低觸發端6腳:th高觸發端

4腳:是直接清零端。當此端接低電平,則時基電路不工作,此時不論tr、th處於何電平,時基電路輸出為「0」,該端不用時應接高電平。

5腳:vc為控制電壓端。若此端外接電壓,則可改變內部兩個比較器的基準電壓,當該端不用時,應將該端串入乙隻0.

01μf電容接地,以防引入干擾。7腳:放電端。

該端與放電管集電極相連,用做定時器時電容的放電。

在1腳接地,5腳未外接電壓,兩個比較器a1、a2基準電壓分別為的情況下,555時基電路的功能表如表1示

該部分主要完成兩個功能:一是分辨選手按鍵的先後,並鎖存優先搶答者的號;二是禁止其他選手按鍵操作無效。選用優先編碼器74ls147和d觸發器74ls157分別實現上述功能。

由74ls175組成的4路搶答器,通過74ls147二-十進位制優先編碼器對優先搶答者的資料進行編碼,再通過74ls247進行解碼顯示到數碼管。

具體電路圖如圖所示:

3.4 顯示電路設計

該部分主要完成的是:將搶答電路中儲存的編號型號通過發光二級管提示出哪位選手搶答成功,並同時顯示強大成功選手號數。具體電路圖如圖所示:

3.5 555**電路設計

該部分主要完成的是:555振盪電路位74ls573提供cp脈衝

3.6 電源電路

4 四人搶答器**

按照總體電路圖在**軟體proteus上一一選擇晶元並進行連線,然後啟動開關觀察。下面,我們分兩部分對設計出的電路進行proteus**。我們將各部分電路在proteus7.

5上連線好後,為各個電阻和電容選取適當值,為各個開關設定好適當的鍵盤開啟數值(例如,為某一開關設為1連線,則啟動proteus**按鈕後,在鍵盤上按1則此開關就由斷開狀態變為連線狀態)然後開啟proteus的開關,即可根據顯示器上顯示的數字以及二極體的亮滅情況來判斷電路設計是否成功。

通電時所有顯示為0

5 實物製作與除錯

6 課程設計總結

通過這次課程設計,不但鞏固了已學的理論知識,還加強了我的動手、思考和解決問題的能力。同時,通過網上搜尋和圖書館查詢資料等多方面的查詢,我學會了許多課本上學不到的東西,也更加深刻地體會了理論聯絡實際的重要性,要多實踐,方能真正的理解知識。

首先通過查資料明白了設計的大體思路,每一步該實現怎麼樣的功能,怎麼實現該功能。接下來是找資料了解各晶元的功能,並通過晶元實現其功能。最後設計電路圖和**。

同時也學會了protues等軟體的使用,讓我更加了解了晶元的功能以及設計電路的方法和步驟。

簡易搶答器電路除錯報告

簡易搶答器電路 除錯報告一 內容摘要 本報告介紹了一種74系列常用積體電路設計的四路簡易搶答器的電路組成 設計思路及功能。該搶答器具有基本的搶答功能。二 任務要求 1.認識麵包板並會使用 2.會測試電阻 發光二極體 閘電路 開關等元器件 3.看懂電阻色環 用萬用表測量電阻大小,能正確選用電阻 4.判...

搶答器電路的實驗報告

專案名稱 搶答器 專案原理圖及工作原理 cd4511是一塊含bcd 7段的解碼器並且是具有鎖存 解碼 驅動電路於一體的積體電路,其中1,2,6,7為bcd碼的輸入端,9 15腳為顯示輸出端,3腳 lt 為測試輸出端,當lt為0時,輸出全為1 4腳 bi 為消隱端,bi為0 時輸出全為0,5腳 le ...

PLC搶答器報告

可程式設計控制器plc系統設計 設計題目 六路搶答器的設計與實現 專業 電子資訊科學與技術 班級 電信092班 學號 200916022213 學生姓名 方雄波 設計時間 2011 2012學年上學期 教師評分 2011年10月28日 目錄1.控制要求1 2.輸入輸出分配1 3.指令語句2 4.梯形...