系別： 機電與自動化學院
專業班級： 電氣自動化技術0902
學生姓名
指導教師： 朱定華
（課程設計時間：2023年1月10日——2023年1月21日）
華中科技大學武昌分校
目錄1.課程設計的目的3
2.課程設計題目描述和要求3
3.課程設計報告內容4
3.1數字電子鐘的基本框圖及各單元電路講解4
3.1.1數字電子鐘的構成4
3.1.2多諧振盪器構成電路及其工作原理5
3.1.3 分頻器構成電路6
3.1.4時間計數電路及其工作原理6
3.1.5解碼顯示電路及其工作原理7
3.1.6校時邏輯電路及其工作原理8
3.2數字電子鐘主體邏輯電路及其擴充套件功能電路圖11
3.2.1數字電子鐘的主體邏輯電路11
3.2.2鬧時電路的設計方法及其邏輯電路11
3.2.3仿廣播電台整點報時電路13
3.3數字電子鐘的除錯13
3.3.1 通電前檢查13
3.3.2 通電檢查13
3.3.3 單元電路除錯13
3.3.4 整機聯調13
3.4 所用元器件列表及部分整合晶元引腳圖13
4．總結15
參考文獻19
1、 課程設計目的
（1） 從實踐的角度出發，依託數字電子技術﹑模擬電子技術理論知識，了解電路各單元工作原理；
（2） 發散思維，明確實驗要求，合理電路布局﹑佈線，結合電路理論知識檢查和排除故障；
（3） 掌握數字電子鐘的設計﹑組裝和除錯方法；
（4） 熟悉積體電路的使用方法；
（5） 培養書寫綜合實驗報告的能力；
（6） 培養獨立分析問題﹑解決問題的能力，以及創新能力。
2﹑課程設計題目描述和要求
（1）主體電路的設計與裝調
設計的電子時鐘有「時」、「分」、「秒」（24小時59分59秒或12小時
59分59）顯示;
校時電路的設計。當數字電子鐘接通電源或者計時出現誤差時，需要校正時間（或稱校時）。校時電路應在小時校正時不影響分和秒的正常計數，在分鐘校正時不影響秒和小時的正常計數;
主體電路的裝調。將電路按照訊號的流向分級安裝，並按照各單元分級除錯。
（2）功能擴充套件電路的設計
鬧時電路的設計。數字電子鐘在指定的時刻發出訊號，驅動音響電路「鬧時」(例如設計的電路要求為上午7時39分開始鬧時，那麼設計的電路應在7時39分發出1000hz的鬧時訊號來驅動音響電路，持續時間為1分鐘)。
仿廣播電台整點報時電路。每當數字電子鐘計時快要到整點時發出聲響，通常按照4低音1高音的順序發出間斷聲響，以最後一聲高音結束的時刻為整點時刻（即在59分51秒、53秒、55秒、57秒輸出500hz音訊訊號，在59分59秒時輸出1000hz音訊訊號，各音訊訊號持續時間為1s，在1000hz音訊訊號結束時刻為整點）。
選做：報整點時數電路。每當數字電子鐘計時到整點時發出音響，且幾點響幾聲
3．課程設計報告內容
3.1數字電子鐘的基本框圖及各單元電路講解
3.1.1數字電子鐘的構成
圖 1-1所示為數字電子鐘的構成框圖。
時十位時個位分十位分個位秒十位秒個位
圖1-1
它由555整合晶元構成的振盪電路、74ls90構成的十倍頻分頻器、74ls90 74ls92 74ls191構成的計數器、cd4511構成的解碼器﹑共陰七段顯示器和74ls00 74ls04構成的校時電路組成。555整合晶元構成的多諧振盪器電路產生的1000hz的方波脈衝訊號經過三個十倍頻的分頻器分頻後，輸出1hz的方波脈衝，以此來作為數字電子鐘的秒脈衝，秒脈衝送入計數器後，計數結果通過「時」、「分」、「秒」解碼器顯示，組合起來構成廣義上的數字電子鐘。
3.1.2多諧振盪器構成電路及其工作原理
實驗中鑑於實驗室的允許的條件和操作的簡便與可行性，我們採用了555定時晶元構成的多諧振盪器來產生1000hz方波脈衝訊號。如圖1-2所示:
圖1-2
在本次實驗中，為了得到標準的1000hz方波脈衝，我們可以通過數字示波器來觀察555定時器構成的多諧振盪器產生的方波脈衝，通過調節電位器rp來調節輸出方波的占空比，進而得到我們需要的1000hz方波脈衝。在觀測的過程中，在數字示波器操作無誤的前提下，如發現輸出波形毛刺較多，可在多諧振盪器電路所加電源正極和電源負極間裝接1枚47uf電解電容和1枚0.1uf瓷片電容，進行電容濾波，可有效去除毛刺。
3.1.3 分頻器構成電路
由於多諧振盪器產生的方波脈衝的頻率很高(1000hz)，要得到1hz的秒方波脈衝，需要通過三個十倍頻分頻電路來進行分頻，最終得到我們需要的1hz的秒方波脈衝。圖1-3為3片74ls90構成分頻電路。
圖1-3
3.1.4時間計數電路及其工作原理
時間計數電路由秒個位和秒十位計數器,分個位和分十位計數器及時個位和時十位計數器電路構成,其中秒個位和分個位計數器為10進製計數器,秒十位和分十位計數器為6進製計數器時個位和時十位計數器為「12」翻「1」小時計數器，時個位和時十位構成的計數電路連線圖如圖1-4。
圖1-4 時個位和十十位「12」翻「1」小時計數器
由分頻器來的秒脈衝訊號，首先送到「秒」計數器進行累加計數，秒計數器應完成60秒之內秒數目的累加，並達到60秒時產生乙個進製訊號，所以，選用一片74ls90和一片74ls92組成六十進位制計數器，採用反饋歸零的方法來實現六十進位制計數。其中，秒十位是六進製制，秒個位是十進位制。秒十位的進製訊號送到「分」計數器後，分個位開始累加計數，同樣的累加到60分時產生乙個進製訊號送至「時」計數器，其構成電路與「秒」計數器構成電路類似。
如圖1-4為「秒」計數器和「分」計數器的構成電路。
圖1-4
3.1.5解碼顯示電路及其工作原理
解碼是指把給定的**進行翻譯的過程。計數器採用的碼制不同，解碼電路也不同。實驗中我們選用了cd4511 4-7段鎖存解碼器/驅動器來對「分」計時器和「秒」計時器進行解碼。
選用的cd4511時4-7段鎖存解碼器/驅動器，它是輸出高電平有效的cmos顯示解碼器，其輸入為8421bcd碼。其各引腳功能注釋如下：
（1）lt：試燈端，低電平有效，當其為低電平時，所有筆畫全亮，如不亮表示該筆畫有問題;
(2) bl:滅燈端，低電平有效，當其為低電平時，不管輸入的資料狀態如何，其輸出全為低電平，即所有筆畫熄滅；
（3）le：選通/鎖存端，它是乙個復用的功能端，當輸入為低電平時，其輸出與輸入的變數有關；當輸入為高電頻時，其輸出僅與該端為高電頻前的狀態有關，並且輸入dcba端不管如何變化，其顯示數值保持不變。
d,c,b,a:8421bcd碼輸入端，其中d位為最高位；
a～g：輸出端，為高電頻有效，故其輸出端應與共陰七段顯示器的各個管腳一一對應。
解碼顯示電路如圖1-5。
圖1-5
3.1.6校時邏輯電路及其工作原理
與日常生活中所用鐘錶相同的是，當我們設計的數字電子鐘在計時出現錯誤或是剛接通電源時會出現顯示時間與實際時間不相符的情況，這個時候我們就需要設計校時電路來對數字電子鐘進行校時。設計時對校時電路的要求是，在小時校正時不影響分鐘和秒鐘的正常計數;在分鐘校正時不影響秒鐘和小時的正常計數。校時通過開關控制，使計數器對1hz的校時方波脈衝計數。
校時邏輯電路圖如圖1-7所示。其中s1為校「分」用控制開關，s2為校「時」用控制開關。校時脈衝採用1hz方波脈衝，當s1或s2分別為低電平時方可進行校時。
需要注意的是，校時電路是由與非門構成的組合邏輯電路，開關s1或s2為「0」或「1」時，會產生抖動，併聯電容可以適量的緩解抖動，實驗中我們還設計了去抖動開關電路。
基本rs觸發器構成去抖動開關電路如圖1-6(b)所示。設在某一時刻，將開關s從b撥動到a，由於實驗時我們用的是導線來模擬開關s的，手動操作開關s時會有乙個抖動的過程，被導通電路就會有有乙個從低電平到高電平的跳變過程，根據基本rs觸發器的工作原理，只有r0＝l且s0＝0時，rs觸發器才會輸出q＝l，而由於抖動出現時，rs觸發器會選取第一組訊號進行保持，所以最終結果是rs觸發器輸出q＝l。當某一時刻開關s從a撥動到b時的情況與此類似。
由此可見，圖1-6(b)的電路就實現了去抖動的功能。圖1-6為去抖動開關電路圖（b）和波形圖(a)。
電子線路課程設計報告要求
題目 花樣彩燈控制電路設計 作者姓名 王宇 學號 2013080540 學院 機械與電子工程學院 專業 電氣工程及其自動化 指導教師姓名 王洪豔 2015年10月25日 花樣彩燈控制電路設計 一 設計要求和意義 四號宋體，粗體 內容小四號宋體 對課程設計內容綜述，介紹課程設計的目的意義和要求等內容 ...
高頻電子線路課程設計
通訊與資訊工程學院 通訊與資訊工程學院 二 一三年 摘要調幅式收音機一般都採用超外差式，它具有靈敏度高 功能工作穩定 選擇性好及失真度小等優點。所謂外差，是指天線輸入訊號和本機振盪訊號產生乙個固定中頻訊號的過程，超外差收音機在檢波之前，先進行變頻和中頻放大，然後檢波，音訊訊號經過低頻放大送到揚聲器。...
通訊電子線路課程設計總結
總結轉眼間，一周多的課設經過大家的共同努力終於順利完成了，原本對課程設計的盲目也已消失。本次課程設計是完成乙個串聯型石英晶體正弦波振盪器的設計，首先在multisim軟體環境下進行電路原理圖的設計和繪製，然後對電路中的各個部分進行調整修改，按照設計的電路原理圖完成準確的 最後得到設計要求的輸出波形。...