2023年全國大學生電子設計競賽
簡易數碼訊號傳輸效能分析儀（e題）
【本科組】
2023年9月3日
摘要本設計為簡易數碼訊號傳輸效能分析儀，能夠產生數碼訊號、模擬通道進行傳輸、對訊號進行分析，能夠通過觀察眼圖實現訊號傳輸效能測試。
本設計由數碼訊號及偽隨機訊號發生器、低通濾波器和數碼訊號分析電路三個模組組成。數碼訊號發生器及偽隨機訊號由fpga可程式設計器件實現符合要求的訊號；低通濾波器由電阻電容搭建無源低通濾波器模擬傳輸通道；數碼訊號分析電路對傳輸訊號進行分析，提取同步訊號，觀察分析眼圖。
本設計從理論上進行了詳細的方案論證，設計了合理的實現框圖，並給出了具體的電路設計及相關程式設計方法。經測試，本設計實現了數碼訊號的產生、低通濾波電路及加法器，訊號傳輸效能分析功能，完成了基本要求與提高部分的全部功能。
關鍵字：m序列；眼圖；曼徹斯**；低通濾波器；同步訊號提取
簡易數碼訊號傳輸效能分析儀（e 題）
【本科組】
一、 方案論證
根據設計任務與要求，本系統的組成如圖1.1所示。它由訊號發生器、隨機訊號發生器、低通濾波器和數碼訊號分析電路組成。
圖 1.1 簡易數碼訊號傳輸效能分析儀框圖
i. 低通濾波器設計
低通濾波器有無源低通濾波和有源低通濾波兩種設計方法，有源低通濾波電路即可以直接用整合晶元搭建，也可以採用運算放大器搭建。無源濾波電路可用電阻電容等無源器件直接搭建。由於本設計要求的低通濾波器衰減大，增益要求控制精度高，因此可以先用無源器件搭建乙個高階低通濾波電路，滿足衰減大的要求，然後在低通濾波電路後級聯乙個可控制增益放大電路，滿足高精度增益控制要求。
1) 方案一：採用模擬有源濾波器
採用整合模擬晶元，uaf42是專門用於濾波器設計的整合晶元，能設計各種低通、高通、帶通、帶阻等濾波器，設計方法比較靈活，而且增益可以控制，包括增益大於0。但是通過實際論證，發現如果用單個該晶元，無法達到40db/十倍頻的衰減。可以通過加前置或後置低通濾波器解決，濾波器的階數根據衰減的需要來定，也可以通過兩片uaf42級聯來增加衰減解決。
但是，無論是增加前置或後置濾波器還是晶元的級聯，通帶內幅度的抖動都較大（契比雪夫低通濾波器），通帶內的幅頻特性不是很平整，波動較大，且改變增益時截止頻率難以控制在10%的誤差範圍內。
2) 方案二：無源低通濾波器
採用無源低通濾波器電路，通帶內有很好的穩定效果，且如果增加階次還能達到很好的衰減效果，四階的無源低通濾波器頻譜圖如圖1.2所示，此時通帶的截止頻率為100khz。但是用無源低通濾波電路無法達到af大於1的增益。
圖1.2 二階無源巴特沃斯低通濾波器頻譜圖(fp=100khz)
3) 方案三：無源濾波器和可控增益電路結合
無源濾波器和可控增益電路結合。無源濾波器可採用多階的巴特沃斯濾波器，相對於巴特沃斯等其他無源濾波器，其通帶範圍內的幅度抖動極微弱，幅頻特性很穩定，增加濾波器的階數能達到很好的衰減效果，且電路結構很簡單。如果再利用可控增益的放大電路級聯在濾波器之後，便能很好的解決增益的控制問題。
至於可控增益放大電路，可以用運算放大器搭建，運算放大器可以選用opa690等低雜訊運放。由於此方案思路簡單，實現也比較容易，因此本實驗採用此種方案。
ii. 數碼訊號發生器和偽隨機序列的產生
m序列碼發生器是一種反饋移位型結構的電路，它由n位移位暫存器加異或反饋網路組成，其序列長度m＝2n-1 。序列訊號發生器一般有兩種結構形式：一種是反饋移位型，另一種是計數型。
1) 方案一：反饋移位型序列訊號發生器
反饋移位型序列碼發生器的結構框圖如圖1.3所示，它由移位暫存器和組合反饋網路組成，從移存器的某一輸出端可以得到週期性的序列碼。
圖1.3 反饋移位型序列訊號發生器框圖
2) 方案二：計數型序列碼發生器
計數型序列碼發生器結構框圖如圖1.4所示。它由計數器和組合輸出網路兩部分組成，序列碼從組合輸出網路輸出。
圖1.4 計數型序列碼發生器結構框圖
綜合比較，本次設計時由於已知數碼訊號和偽隨機訊號各自的f(x) 表示式，故採用方案一，採用vhdl硬體描述語言，在fpga開發板上程式設計實現產生所要求的數碼訊號。
iii. 同步訊號提取
1) 方案一
如圖1.4 所示，通過將接受的曼徹斯**與恢復出的數碼訊號相異或，便能很精確的提取出同步時間訊號。此方案的原理雖簡單，但是由於接受訊號的時間與解碼出的時間不一致，時序的控制要求很高，解碼本身就存在一定難度困難，總之，整個方案用vhdl語言程式設計實現難度很大。
圖1.4 同步時鐘提取原理
2) 方案二
選用vhdl語言編寫數字鎖相環同步電路模組，經過ad、門限判決、鑑相器等模組處理輸出時鐘訊號。此方法模組由程式編寫生成，電路除錯時簡單，處理訊號時數字部分能夠保證穩定。
綜合考慮採用方案二編寫vhdl數字鎖相位同步模組。
iv. 眼圖顯示方法
使用示波器觀察眼圖，將接受到的帶雜訊的曼徹斯特編碼m序列通過乙個低通濾波器，濾除高頻的段雜訊干擾，這樣利於時鐘訊號的提取；然後將接收到的含雜訊訊號直接接至雙蹤示波器的一通道，將提取出的同步訊號接至示波器的二通道；最後，調節示波器source鍵至ch2通道，讓二通道訊號與一通道訊號同步，調節同步微調旋鈕，如果恢復的時鐘訊號正確，便能顯示出眼圖。
二、 理論分析與計算
i. 低通濾波器的設計
1）巴特沃斯四階無源低通濾波設計。
四階無源巴特沃斯濾波起原理圖如2.1 所示，由原理圖可得：
+ = 2.6131/wp；
+ + = 3.14142/wp^2；
+ = 2.6131/wp^3；
= 1/wp^4；
其中，r1,r2可以設為任意正常量；此處，可設r1=r2=200(w);
利用matlab軟體，呼叫「solve（）」函式解得：
(1).fp=100k時，c1=10.5uf,c2=5.11uf,l1=143uh(120uh),l2=832uh(820uh)；
(2).fp=200k時，c1=5.92uf,c2=2.55uf,l1=71.3uh(68uh),l2=416uh(390uh)；
(3).fp=500k時，c1=2.12uf,c2=1.02uf,l1=28.5uh(28.8uh),l2=166uh(160uh)；
注意：由於電感的取值特殊，某些特定值的電感很難找到，所以括號內的值為實際所用的值，但是濾波效果是等效的。
圖2.1 四階巴特沃斯濾波器原理圖
2）后級可調增益電路
圖2.2 典型opa690放大電路
圖2.2為典型的opa690放大電路，由於opa3832運放能輸出 1v到4v擺幅超過150ma驅動電流和150mhz頻寬，該放大電路的增益可以通過調節反饋電阻r3來調節。
圖2.3 100khz截止頻率濾波器的幅頻特性
圖2.4 200khz截止頻率濾波器的幅頻特性
圖2.5 500khz截止頻率濾波器幅頻特性
ii. m序列數碼訊號和偽隨機訊號
題目要求數碼訊號為的m序列，並且採用曼徹斯特編碼。時鐘訊號為v1_clock , 資料率為10~100kpbs，按10kbps 步進可調，資料率誤差絕對值不大於1%，輸出訊號為ttl電平。
採用硬體描述語言vhdl在fpga上實現該訊號，先設定乙個起始訊號。則由表示式可知應用9位移位暫存器，第9位的做為輸出訊號，第0,2,3,4,8位相異或以後迴圈輸入，這樣數碼訊號就能不斷的產生數碼訊號輸出。在曼徹斯特編碼中，每一位的中間有一跳變，位中間的跳變既作時鐘訊號，又作資料訊號；從低到高跳變表示「0」，從高到低跳變表示「1」。
可知時鐘訊號和原資料訊號相異或後即得曼徹斯**。開發板的內部的時鐘訊號為50mhz，可通過分頻器實現10~100kpbs的頻率。要滿足資料率按10kbps步進可調，可編寫程式，通過開發板上按鍵進行設定控制。
硬體輸出ttl電平。
偽隨機訊號為 f(x)=1+x+x^4+x^5+x^12的m序列，也可用13個移位暫存器實現，其中第13位做為輸出訊號，第0,1,4,5,12位相異或後迴圈輸入。10mhz的頻率可通過分頻器實現，硬體輸出電平為3.3v，要想輸出峰峰值為100mv的電壓，還需外加乙個分壓電路。
分壓電路如圖3.1 所示：
圖2.6 分壓電路
根據公式uo/ui = 0.1/3.3=r1/(r1+r3)，可得r3 = 32 *r1，故選擇r3 = 502ω，r1=15.
3ω。另外由於是高頻訊號，所以加上電容c1和電阻r2以減少毛刺。
iii. 同步訊號的提取
得到混合訊號後，需由a/d將模擬訊號轉為數碼訊號再通過門限判決，最後經鎖相位同步電路處理提取出同步時鐘訊號。數字所相位同步訊號提取電路由鑑相器、脈衝生成器、脈衝加減控制器構成。門限判決後的訊號作為鎖相位同步電路的輸入訊號，訊號通過鑑相器與同步訊號比較，若滯後則發出乙個加脈衝訊號，是同步訊號相位向前調整，反之則發出乙個加脈衝訊號使相位向後調整，最終達到同步。
脈衝生成器是由本地時鐘生成的2個高電平錯開的脈衝訊號，方便脈衝的加減控制。脈衝加減控制器根據鑑相器輸出地加減脈衝訊號來增加或扣除脈衝生成器產生的2路脈衝，由此來調整提取的同步訊號。處理後輸出的訊號為提取出的時鐘訊號。
iv. 眼圖的顯示
用乙個示波器跨接在接收端，然後調整整個示波器水平掃瞄週期，使其與恢復出的時鐘訊號同步。此時可以從示波器顯示的圖形上，觀察碼間干擾和通道雜訊等因素影響的情況，從而估計整個系統效能的優劣程度。當存在雜訊時，眼圖的線跡變成了比較模糊的帶狀的線，雜訊越大，線條越粗，越模糊，眼睛越小。
總之，眼圖可以定性反映碼間串擾的大小和雜訊的大小，眼圖還可以用來只是接受濾波器的調整，以減小碼間串擾，改善系統效能。
三、 電路與程式設計
i. 系統組成
本數碼訊號分析儀共分為三部分：分別為訊號發生器、有源低通濾波器和數碼訊號分析模組，分別模擬通訊系統的傳送端、通道（干擾雜訊由訊號發生器產生）和接收端。系統採用曼徹斯特編碼，通過觀察眼圖來檢測此模擬通訊系統的效能。
ii. 原理框圖與各部分的電路圖
圖3.1 總系統原理框圖
圖3.2 數碼訊號發生器（子框圖一）
圖3.3 有源低通濾波器（子框圖二）
2019全國大學生電子設計大賽清單
2013全國電子設計大賽清單 1.基本儀器清單 60mhz雙通道數字示波器 100mhz雙通道數字示波器 低頻訊號發生器 1hz 1mhz 標準高頻訊號發生器 1mhz 100mhz，可輸出1mv小訊號 函式發生器 10 mhz，dds 低頻毫伏表 高頻毫伏表 100 mhz頻率計 數字式單相電引數...
2019全國大學生電子設計大賽題目
a題瞬態響應測試儀 本科組 一 任務 要求採用指定的fpga實驗平台 含excd 1開發板 設計乙個二階系統動態響應測試儀，系統組成框圖如圖1 圖 1二 要求 1.基本部分 1 設計並製作保證二階系統正常工作所需要的一組 12v直流電源及fpga實驗平台供電電源。2 安裝並除錯好圖2所示的二階電路系...
2023年全國大學生電子設計大賽賽
運算放大器主要用於訊號的放大與處理，在分析與設計運算放大器電路時應該注意器件本身重要的三個基本特性 虛短 虛斷 虛地。運算放大器基本應用電路 1 同相放大器 2 反相放大器 3 差動放大器 4 反相求和放大器 5 積分電路 6 i v轉換電路 7 儀表放大器 8 半波精密整流電路 9 全波精密整流電...