3.2 stc89c52系列微控制器系統結構特點
stc89c52是一種低功耗、高效能cmos8位微控制器，具有8k 在系統可程式設計flash 儲存器。使用高密度非易失性儲存器技術製造，與工業80c51 產品指令和引腳完全相容。片上flash允許程式儲存器在系統可程式設計，亦適於常規程式設計器。
在單晶元上，擁有靈巧的8 位cpu 和在系統可程式設計flash，使得stc89c52為眾多嵌入式控制應用系統提供高靈活、超有效的解決方案[2]。stc89c52具有以下標準功能:8k位元組flash，節ram，32 位i/o口線，看門狗定時器，2個資料指標，三個16 位定時器/計數器，乙個6向量2級中斷結構，全雙工序列口，片內晶振及時鐘電路。
另外，stc89c52 可降至0hz 靜態邏輯操作，支援2種軟體可選擇節電模式。空閒模式下，cpu停止工作，允許ram、定時器/計數器、串列埠、中斷繼續工作。掉電保護方式下，ram內容被儲存，振盪器被凍結，微控制器一切工作停止，直到下乙個中斷或硬體復位為止。
其引腳電路如圖3-2所示，stc89c52主要效能有以下幾點：
(1) 與mcs-51微控制器產品相容
(2) 8k位元組在系統可程式設計flash儲存器
(3) 1000次擦寫週期
(4) 全靜態操作：0hz～33hz
(5) **加密程式儲存器
(6) 32個可程式設計i/o口線
(7) 三個16位定時器/計數器
(8) 八個中斷源全雙工uart序列通道
(9) 低功耗空閒和掉電模式
(10) 掉電後中斷可喚醒
(11) 看門狗定時器
(12) 雙資料指標
(13) 掉電識別符號
圖3-2 stc89c52引腳圖
3.2.2微控制器stc89c52的介紹
為了設計此系統，我們採用了stc89c52微控制器作為控制晶元，在前向通道中是乙個非電訊號的電量採集過程。它由感測器採集非電訊號，從感測器出來經過功率放大過程，使訊號放大，再經過模/數轉換成為計算機能識別的數碼訊號，再送入計算機系統的相應埠。介紹8位stc89c52chmos工藝微控制器被設計用於處理高速計算和快速輸入/輸出。
mcs51微控制器典型的應用是高速事件控制系統。商業應用包括數據機，電動機控制系統，印表機，影印機，空調控制系統，磁碟驅動器和醫療裝置。****把mcs51微控制器用於發動機控制系統，懸掛系統和反鎖制動系統。
stc89c52尤其很好適用於得益於它的處理速度和增強型片上外圍功能集，諸如：汽車動力控制，車輛動態懸掛，反鎖制動和穩定性控制應用。由於這些決定性應用，市場需要一種可靠的具有低干擾潛伏響應的費用-效能控制器，服務大量時間和事件驅動的在實時應用需要的整合外圍的能力，具有在單一程式包中高出平均處理功率的**處理器。
擁有操作不可**的裝置的經濟和法律風險是很高的。一旦進入市場，尤其任務決定性應用諸如自動駕駛儀或反鎖制動系統，錯誤將是財力上所禁止的。重新設計的費用可以高達500k美元，如果產品族享有同樣核心或外圍設計缺陷的話，費用會更高。
另外，部件的替代品領域是極其昂貴的，因為裝置要用來把模組典型地焊接成乙個總體的價值比各個部件高幾倍。為了緩和這些問題，在最壞的環境和電壓條件下對這些微控制器進行無論在部件級別還是系統級別上的綜合測試是必需的。intelchandler平台工程組提供了各種微控制器和處理器的系統驗證。
這種系統的驗證處理可以被分解為三個主要部分。系統的型別和應用需求決定了能夠在裝置上執行的測試型別，如圖3-15所示。
圖3-15stc89c52引腳圖
3.2.3工作方式
它的工作方式可以分做復位，掉電和低功耗方式等。一、復位方式
當mcs-5l系列微控制器的復位引腳rst(全稱reset)出現2個機器週期以上的高電平時，微控制器就執行復位操作。如果rst持續為高電平，微控制器就處於迴圈復位狀態。根據應用的要求，復位操作通常有兩種基本形式：
上電復位和上電或開關復位。上電復位要求接通電源後，自動實現復位操作。常用的上電復位電路如圖(3-18a)中左圖所示。
圖中電容c1和電阻r1對電源十5v來說構成微分電路。上電後，保持rst一段高電平時間，由於微控制器內的等效電阻的作用，不用圖中電阻r1，也能達到上電復位的操作功能，如圖(3-19a)中所示。上電或開關復位要求電源接通後，微控制器自動復位，並且在微控制器執行期間，用開關操作也能使微控制器復位。
常用的上電或開關復位電路如圖(3-19b)所示。上電後，由於電容c3的充電和反相門的作用，使rst持續一段時間的高電平。當微控制器已在執行當中時，按下復位鍵k後鬆開，也能使rst為一段時間的高電平，從而實現上電或開關復位的操作。
根據實際操作的經驗，下面給出這兩種復位電路的電容、電阻參考值。
圖(3-18a)中：cl＝10-30uf，r1＝1ko圖(3-18b)中：c：＝1uf，rl＝lko，r2＝10ko二、掉電和低功耗方式
人們往往在程式執行中系統發生掉電的故障，使ram和暫存器中的資料內容丟失，使人們丟失珍貴的資料而束手無策，at89c51有掉電保護，是先把有用的資料儲存，再用備用電源進行供電。
3.2.4資料儲存器的掉電保護
微控制器系統內的ram資料是非常容易丟失的，特別是一些珍貴的科研資料，一旦丟失後果不堪設想，因此掉電保護是必須要做的，一旦電源發生掉電現象，在掉電的瞬間系統能自動保護ram中的資料和系統的執行狀態，當電源恢復正常供電後能恢復到掉電前的工作狀態。
3.2.5系統時鐘的設計
時鐘電路是用來產生stc89c52微控制器工作時所必須的時鐘訊號，stc89c52本身就是乙個複雜的同步時序電路，為保證工作方式的實現，stc89c52在唯一的時鐘訊號的控制下嚴格的按時序執行指令進行工作，時鐘的頻率影響微控制器的速度和穩定性。通常時鐘由於兩種形式：內部時鐘和外部時鐘。
我們系統採用內部時鐘方式來為系統提供時鐘訊號，如圖3-16。stc89c52內部有乙個用於構成振盪器的高增益反向放大器，該放大器的輸入輸出引腳為xtal1和xtal2，它們跨接在晶體振盪器和用於微調的電容，便構成了乙個自激勵振盪器
電路中的c1、c2的選擇在30pf左右，但電容太小會影響振盪的頻率、穩定性和快速性。晶振頻率為在1.2mhz～12mhz之間，頻率越高微控制器的速度就越快，但對儲存器速度要求就高。
為了提高穩定性我們採用溫度穩定性好的npo電容，採用的晶振頻率為12mhz。
圖3-16系統時鐘
3.2.2微控制器at89c51的介紹
為了設計此系統，我們採用了at89c51微控制器作為控制晶元，在前向通道中是乙個非電訊號的電量採集過程。它由感測器採集非電訊號，從感測器出來經過功率放大過程，使訊號放大，再經過模/數轉換成為計算機能識別的數碼訊號，再送入計算機系統的相應埠。一、介紹
8位at89c51chmos工藝微控制器被設計用於處理高速計算和快速輸入/輸出。mcs51微控制器典型的應用是高速事件控制系統。商業應用包括數據機，電動機控制系統，印表機，影印機，空調控制系統，磁碟驅動器和醫療裝置。
****把mcs51微控制器用於發動機控制系統，懸掛系統和反鎖制動系統。at89c51尤其很好適用於得益於它的處理速度和增強型片上外圍功能集，諸如：汽車動力控制，車輛動態懸掛，反鎖制動和穩定性控制應用。
由於這些決定性應用，市場需要一種可靠的具有低干擾潛伏響應的費用-效能控制器，服務大量時間和事件驅動的在實時應用需要的整合外圍的能力，具有在單一程式包中高出平均處理功率的**處理器。擁有操作不可**的裝置的經濟和法律風險是很高的。一旦進入市場，尤其任務決定性應用諸如自動駕駛儀或反鎖制動系統，錯誤將是財力上所禁止的。
重新設計的費用可以高達500k美元，如果產品族享有同樣核心或外圍設計缺陷的話，費用會更高。另外，部件的替代品領域是極其昂貴的，因為裝置要用來把模組典型地焊接成乙個總體的價值比各個部件高幾倍。為了緩和這些問題，在最壞的環境和電壓條件下對這些微控制器進行無論在部件級別還是系統級別上的綜合測試是必需的。
intelchandler平台工程組提供了各種微控制器和處理器的系統驗證。這種系統的驗證處理可以被分解為三個主要部分。系統的型別和應用需求決定了能夠在裝置上執行的測試型別。
二、at89c51提供以下標準功能：
4k位元組flash閃速儲存器，節內部ram，32個i/o口線，2個16位定時/計數器，乙個5向量兩級中斷結構，乙個全雙工序列通訊口，片內振盪器及時鐘電路。同時，at89c51降至0hz的靜態邏輯操作，並支援兩種可選的節電工作模式。空閒方式體制cpu的工作，但允許ram，定時/計數器，序列通訊口及中斷系統繼續工作。
掉電方式儲存ram中的內容，但振盪器體制工作並禁止其他所有不見工作直到下乙個硬體復位，如圖3-15。
圖3-15at89c51方框圖
引腳功能說明(如圖3-16)·
vcc：電源電壓·
gnd：地
·p0口：p0口是一組8位漏極開路型雙向i/o口，也即位址/資料匯流排復用。作為輸出口用時，每位能吸收電流的方式驅動8個ttl邏輯閘電路，對埠寫「1」可作為高阻抗輸入端用。
在訪問外部資料儲存器或程式儲存器時，這組口線分時轉換位址（低8位）和資料匯流排復用，在訪問期間啟用內部上拉電阻。在flash程式設計時，p0口接受指令位元組，而在程式校驗時，輸出指令位元組，校驗時，要求外接上拉電阻。
圖3-16at89c51引腳圖
·p1口：p1是乙個帶內部上拉電阻的8位雙向i/o口，p1的輸出緩衝級可驅動（吸收或輸出電流）4個ttl邏輯閘電路。對埠寫「1」，通過內部的上拉電阻把埠拉到高電平，此時可作輸入口。
作為輸入口使用時，因為內部存在上拉電阻，某個引腳被外部訊號拉低時會輸出乙個電流（iil）。flash程式設計和程式校驗期間，p1接受低8位位址。
·p2口：p2是乙個帶有內部上拉電阻的8位雙向i/o口，p2的輸出緩衝級可驅動（吸收或輸出電流）4個ttl邏輯閘電路。對埠寫「1」，通過內部的上拉電阻把埠拉到高電平，此時可作輸入口。
作為輸入口使用時，因為內部存在上拉電阻，某個引腳被外部訊號拉低時會輸出乙個電流（iil）。在訪問外部程式儲存器或16位四肢的外部資料儲存器（例如執行movx@dptr指令）時，p2口送出高8位位址資料，在訪問8位位址的外部資料儲存器（例如執行movx@ri指令）時，p2口線上的內容（也即特殊功能暫存器（sfr）區中r2暫存器的內容），在整個訪問期間不改變。flash程式設計和程式校驗時，p2也接收高位位址和其他控制訊號。
·p3口：p3是乙個帶有內部上拉電阻的8位雙向i/o口，p3的輸出緩衝級可驅動（吸收或輸出電流）4個ttl邏輯閘電路。對埠寫「1」，通過內部的上拉電阻把埠拉到高電平，此時可作輸入口。
作為輸入口使用時，因為內部存在上拉電阻，某個引腳被外部訊號拉低時會輸出乙個電流（iil）。p3口還接收一些用於flash閃速
儲存器程式設計和程式校驗的控制訊號。
·rst：復位輸入。當振盪器工作時，rst引腳出現兩個機器週期以上高電平將使微控制器復位。
·ale/prog：當訪問外部程式儲存器或資料儲存器時，ale（位址鎖存允許）輸出脈衝用於鎖存位址的低8位位元組。即使不訪問外部儲存器，ale仍以時鐘振盪頻率的1/6輸出固定的正脈衝訊號，因此它可對外輸出時鐘或用於定時目的。
要注意的是，每當訪問外部資料儲存器時將跳過乙個ale脈衝。對flash儲存器程式設計期間，該引腳還用於輸入程式設計脈衝（prog）。如有必要，可通過對特殊功能暫存器（sfr）區中的8eh單元d0位置位，可禁止ale操作。
該位置位後，只有一條movx和movc指令ale才會被啟用。此外，該引腳會被微弱拉高，微控制器執行外部程式時，應設定ale無效。
·psen：程式儲存允許輸出是外部程式儲存器的讀選通型號，當89c51由外部儲存器取指令（或資料）時，每個機器週期兩次psen有效，即輸出兩個脈衝。在此期間，當訪問外部資料儲存器，這兩次有效的psen訊號不出現。
0000h—ffffh），ea端必須保持低電平（接地）。需注意的是：如果加密位lb1被程式設計，復位時內部會鎖存ea端狀態。
如ea端為高電平（接vcc端），cpu則執行內部程式儲存器中的指令。flash儲存器程式設計時，該引腳加上+12v的程式設計允許電源vpp，當然這必須是該器件使用12v程式設計電壓vpp。
利用微控制器STC89C52設計製作電子錶
電路圖源程式 全域性思路 定時模組單獨工作，按鍵掃瞄模組和顯示模組分時輪流執行 一 定時模組 微控制器啟動後，首先啟動定時器 機器週期是1um，所以定時器計數500000是半秒，1000000次是一秒 將1000000分成256份，每份是3906，定時器每次計數3906。使定時器0工作在方式1，每完...
AT89C51微控制器的基本結構
at89c51微控制器的主要工作特性 內含4kb的flash儲存器，擦寫次數1000次 內含28位元組的ram 具有32根可程式設計i o線 具有2個16位可程式設計定時器 具有6個中斷源 5個中斷向量 2級優先權的中斷結構 具有1個全雙工的可程式設計序列通訊介面 具有乙個資料指標dptr 兩種低功...
89C51微控制器硬體結構和原理
2 20h 2fh為可位定址區域，這16個位元組的每一位都有乙個位址，編址為00h 7fh。當然，位定址區也可以用作位元組定址的一般資料緩衝區使用。3 30h 7fh為堆疊 資料緩衝區。4 80h ffh高節的ram有21個特殊功能暫存器 sfr 訪問sfr只允許使用直接定址方式。其中11個具有位定...