目錄摘要 1
1 課程設計要求 2
1.1 基本要求 2
1.2 設計總體思路 2
2 總體方案設計 2
3 數字電子鐘的組成及其工作原理 4
3.1 振盪電路 4
3.2 分頻電路 4
3.3 計數器 4
3.3.1 計數器六十進位制的接法 4
3.3.2 二十**制計數器的接法 5
3.4 解碼器顯示電路 6
3.5 整點報時電路 7
3.6 控制閘電路部分 7
3.7 音響電路部分 9
3.8 校時電路 9
4 組裝和除錯 11
5 課程設計中存在的問題和解決方案存在問題及解決方案 11
6 心得體會 12
參考文獻 12
附錄 13
數字鐘實際上是乙個對標準頻率（1hz）進行計數的計數電路。振盪器產生的時鐘訊號經過分頻器形成秒脈衝訊號，秒脈衝訊號輸入計數器進行計數，並把累計結果以「時」、「分」、「秒」的數字顯示出來。秒計數器電路計滿60後觸發分計數器電路，分計數器電路計滿60後觸發時計數器電路，當計滿24小時後又開始下一輪的迴圈計數。
一般由振盪器、分頻器、計數器、解碼器、數碼顯示器等幾部分組成。
振盪電路：主要用來產生時間標準訊號，因為時鐘的精度主要取決於時間標準訊號的頻率及穩定度，所以採用石英晶體振盪器。
分頻器：因為振盪器產生的標準訊號頻率很高，要是要得到「秒」訊號，需一定級數的分頻器進行分頻。
計數器：有了「秒」訊號，則可以根據60秒為1分，24小時為1天的進製，分別設定「時」、「分」、「秒」的計數器，分別為60進製，60進製,24進製計數器，並輸出一分，一小時，一天的進製訊號。
解碼顯示：將「時」「分」「秒」顯示出來。將計數器輸入狀態，輸入到解碼器，產生驅動數碼顯示器訊號，呈現出對應的進製數字字型。
由於計數的起始時間不可能與標準時間（如北京時間）一致，故需要在電路上加乙個校時電路可以對分和時進行校時。另外，計時過程要具有報時功能，當時間到達整點前5秒開始，蜂鳴器每1秒響2次停地響8次。
關鍵詞: 數字鐘；振盪；計數；校正； 報時；
①時間顯示：××時××分××秒（24小時制）；
②計時精度：≤±60s/d（設計保證，可不測試）；
③整點聲音提示：59min55s、56s、57s、58s、59s、60s（提示間隔0.3~0.5s）
④時分調整校對；
利用protel99設計原理圖，生成pcb板，手動佈線，然後做成實物電路圖，除錯。
本次設計根據實驗要求設計數字時鐘。對於時鐘脈衝可利用如下兩種方案實現。
方案一：本方案採用555定時器構成的多諧振盪器作為振盪電路，（如圖1）。該電路的特點是通過對電容的充放電使輸出訊號成方波訊號。
多諧振盪器在沒有輸入訊號的情況下，能輸出矩形波，其實質就是將直流形式的電能轉化成脈衝波。
圖1：555定時器構成的多諧振盪器
方案二：本方案採用石英晶體振盪器作為振盪電路，（見圖2）。石英晶體振盪器是由品質因素極高的石英晶體振子，即諧振器和振盪電路組成。
晶體的品質、切割取向、晶體振子的結構及電路形式等,共同決定振盪器的效能。石英晶體振盪器具有小型化、薄片化和片式化，高精度與高穩定度，低雜訊，高頻化，低功能，快速啟動，低電壓工作。
對比分析：振盪器是數字鐘的核心,其的作用是產生乙個頻率標準時間頻率訊號,然後再由分頻器分秒脈衝,因此,振盪器頻率的精度與穩定度基本決定了數字電子鐘的質量。振盪器的穩定度及頻率的精確度決定了數字鐘計時的準確程度。
然而鑑於對上面兩個方案的對比，可知方案一中555定時器構成的多諧振盪器的輸出波形不穩定，並且普通電容、電阻的精度不高，產生誤差大。所以選用石英晶體構成振盪器電路。一般來說，振盪器的頻率越高，計時精度越高。
採用石英晶體振盪器經過cd4060和乙個d觸發器分頻得到這乙個頻率穩定準確的1hz 的方波訊號，保證數字鐘的走時準確及穩定。
圖2：石英晶體振盪器
根據題目要求設計總框圖（見圖3）。
圖三：數字電子鐘設計總框圖
圖3：數字電子鐘設計總框圖
3.1振盪電路
（見圖2：石英晶體振盪電路）
3.2分頻電路
由數字鐘的晶體振盪器輸出頻率較高，為了得到1hz 的秒訊號輸入，需要對振盪器的輸出訊號進行分頻。實現分頻器的電路是計數器電路，一般採用多級2 進製計數器來實現。例如，將32767hz 的振盪訊號分頻為1hz 的分頻倍數為32767（），即實現該分頻功能的計數器相當於15 級2 進製計數器。
本實驗中採用cd4060 來構成分頻電路。cd4060 在數字積體電路中可實現的分頻次數最高，而且cd4060 還包含振盪電路所需的非門，使用更為方便。cd4060 計數為最高為14 級2 進製計數器，首先由 u20(cd4060)的q14(第3 腳)產生2hz的振盪訊號,然後由u19b（cd4013） 進行2分頻,從而得到1hz脈衝, 作為電子鐘的基準秒衝訊號,同時取出2hz的秒衝作為校時和校分秒衝，通過單刀雙擲開關（s1和s2）校時。
3.3計數器
秒脈衝訊號經過級計數器，分別得到「秒」個位、十位，「分」個位、十位以及 「時」個位、十位的計時。「秒」、「分」計數器為 60 秒為 1 分、60 分為 1 小時、24 小時為 1 天的計數週期，分別組成兩個六十進位制（秒、分）、乙個二十**制（時）的計數器。將這些計數器適當地連線，就可以構成秒、分、時的計數，實現計時的功能進製計數器。
它們都可以用兩個「二- 十進位制」計數器來實現。六十進位制計數器和二十**制計數器均可由74ls160組成。74ls160是十進位制計數器，因此用兩片74ls160級聯就可以構成六十進位制或二十**制計數器了。
選取74ls00採用反饋復位法構成的六十進位制和二十**制加法計數器電路分別見（圖4(a)和圖4(b)）所示。
3.3.1計數器六十進位制的接法
圖四(a)個位為十進位制.故, ,計數到9 以後自動清零,向高位進製訊號採用tc,將tc 送入與非門構成的反相器, 與非門的輸出可以做十位的脈衝訊號。因為當個位計數到9時，tc產生乙個高電平，而在9跳變到0後，tc恢復成低電平，用乙個反相器讓tc在9跳變到0時出現上公升沿（見圖五），十位接收到上公升沿開始計數（即加1）， 十位接成六進製制,利用，將和的訊號通過與非門連至，實現清零,同時利用反相器向高位進製。
圖4(a)：計數器六十進位制
個位為十進位制計數器,當計數器計數到 24 時,即十位為 0010,個位為 0100 時,同時清零,達到了二十**制計數器的目的,即高位的和低位的送入與非門做清零訊號,如圖4(b) 二十**制計數器。
圖4(b)： 二十**制計數器
3.4解碼器顯示電路
數碼管是數碼顯示器的俗稱。常用的數碼顯示器有半導體數碼管，螢光數碼管，輝光數碼管和液晶顯示器等。解碼和數碼顯示電路是將數字鐘和計時狀態直觀清晰地反映出來，被人們的視覺器官所接受。
顯示器件選用led 七段數碼管。在解碼顯示電路輸出的驅動下，顯示出清晰、直觀的數字符號。本設計所選用的是半導體數碼管，是用發光二極體（簡稱led）組成的字形來顯示數字，七個條形發光二極體排列成七段組合字形，便構成了半導體數碼管。
半導體數碼管有共陽極和共陰極兩種型別。共陽極數碼管的七個發光二極體的陽極接在一起，而七個陰極則是獨立的。共陰極數碼管與共陽極數碼管相反，七個發光二極體的陰極接在一起，而陽極是獨立的。
當共陽極數碼管的某一陰極接低電平時，相應的二極體發光，可根據字形使某幾段二極體發光，所以共陽極數碼管需要輸出低電平有效的解碼器去驅動。共陰極數碼管則需輸出高電平有效的解碼器去驅動。
圖5：74ls160時序圖
當數字鐘的計數器在 cp 脈衝韻作用下，按 60 秒為 1 分、60 分為 1 小時，『24 小時為1 天的計數規律計數時，就應將其狀態顯示成清晰的數字符號。這就需要將計數器的狀態進行解碼並將其顯示出來。「秒」、「分」、「時」的個位和十位的狀態分別由計數器整合片中的輸出狀態來反映的，將計數器的輸出端、、、與解碼器74ls48相連，然後通過解碼連至數碼管顯示（見圖6）。
解碼器和數碼管通常是乙個整體，不同的解碼器決定了數碼管是共陰還是共陽，綜合考慮數碼管驅動電流和電壓大小，採用74ls48作為解碼器，48最大的優點就是內部接有上拉電阻，不需要外接電阻來驅動數碼管，同樣48的選取決定了應採用共陰數碼管。同時考慮到連線的簡單，將試燈訊號、滅零端遮蔽（即全部接高電平）。
為了讓時鐘顯示更直觀，在時鐘的個位和分鐘的個位，讓dp保持常亮，更好的區分時分秒。
圖6： 解碼顯示電路
3.5整點報時電路
數字鐘整點報時是最基本的功能之一。現在設計的電路要求在離電路應在整點前 10 秒鐘內開始整點報時，即當時間在 59 分 56秒到 59 分 59 秒期間時，報時電路報時控制訊號每隔 1 秒鐘鳴叫兩次，每次持續時間為 0.5 秒，共響8次，整點報時電路的電路原理圖如圖7(a)和圖7(b)所示。
3.6控制閘電路部分
方案一:利用555定時器構成單穩態電路，當（即59分50秒）並且秒個位為5時觸發555，設計暫穩態持續時間為5s（暫穩態,通過r、c的選取，達到暫穩態持續5s的時間），驅動音響電路即可實現報時功能。具體電路圖見圖七（a）。
方案的優缺點：此方案的優點在於電路簡單明瞭，並且能實現報時的基本功能，缺點在於時間控制不是很精準，如果時間紊亂將會造成誤報時。同時在暫穩態控制上也沒那麼精準，只能讓暫穩態持續接近5s而不是精準的5s。
圖7（a）： 由555構成的報時電路
方案二:由於方案一有一定的時間誤差，引進方案二，利用邏輯閘電路做成函式發生器，由報時電路抽象出真值表如表一所示，其中f代表59分5x秒，x代表任意。通過卡諾圖化簡，整理得到蜂鳴器的邏輯函式表示式：
;考慮到電路連線和成本等因素，將上邏輯表示式裝換成與非和與的邏輯關係式，最後通過74ls11三輸入與門和74ls00二輸入與非門實現。具體電路見圖七（b）所示。
圖7（b）：由邏輯閘電路構成的報時電路
3.7音響電路部分
音響電路中採用射極輸出器，推動蜂鳴器器，三極體基極串接l0kω 限流電阻，是為了防止電流過大損壞蜂鳴器．三極體選用高頻小功率管即可。當k1的8腳輸出為高電平時，三極體t 導通，有電流流經蜂鳴器，使之發出鳴叫聲。通過以上分析可知，當計時至59 分56、57、58、59秒時，頻率為2hz 的訊號通過蜂鳴器，因而發出聲音，音響結束正好為59 分60 秒。
數字電子鐘實習報告
煙台職業學院 船舶工程系 專案實訓報告書 課程名稱數字電子技術 專案名稱多功能數字鐘 專業班級 2011船舶電氣 學生姓名李晨 學生學號 2011117002 指導教師李鵬 起止日期 2012年12月3日至2012年 12月14日 摘要電子數字鐘是一種用數位電路技術實現時 分 秒計時的裝置，與機械式...
數字電子鐘設計報告
系別 電子資訊工程技術 專業班級 電信s09 3 學生姓名李泓卓 指導教師李佳老師 1 課程設計目的 掌握數字電子鐘的組裝與除錯方法 進一步鞏固所學的理論知識，提高運用所學知識分析和解決實際問題的能力 培養書寫綜合實驗報告的能力。2.實訓器材及主要器件 3.實訓內容及步驟 3.1數字電子鐘電路圖 3...
數字電子鐘課程設計
目錄一 引言2 二 課程設計目的2 三 設計所需要的器材2 四 課程設計原理2 五 課程設計各個部分模組的介紹2 1.振盪器2.2.分頻器3.3.計數器3.4 解碼器3 5.顯示器4 6.正點報時的擴充套件電路4 六 設計總結4 七 心得體會4 一 引言 當今時代，電子技術迅猛發展，各種各樣的電子產...