本文由貢獻
ｐｐｔ１。
第二章主要內容
微控制器的基本結構與工作原理
總體結構總體結構 ？ｍｃｓ－５１時鐘及時鍾及ｃｐｕ工作時序時鐘及工作時
序 ？ｍｃｓ－５１儲存器配置儲存器配置
總體結構
系列基本產品型號： 系列基本產品型號： 系列基本產品型號 ８０５１、８０
３１、８７５１稱為 ５１子系列。 子系列。 、 、 稱為子系列不同型號ｍｃｓ－５１微控制器單
片機ｃｐｕ處理能力和指令系統完不同型號微控制器處理能力和指令系統完全相容，只
是儲存器和ｉ／ｏ介面的配置有所不同介面的配置有所不同。 全相容，只是儲存器和
介面的配置有所不同
片內 ｒｏｍ 形式無 ５１ 子系列 ５２ 子系列
片內 ｒｏｍ 容量 ４ｋｂ ８ｋｂ 片內 ｒａｍ 容量 １２８ｂ ２５６
ｂ 定時／ 定時計數器 ２ ３ 中斷源
５ ６硬體基本配置基本配置： 硬體基本配置：
８位ｃｐｕ 位片內片內 、 片內並行 ｉ／ｏ介面介面片內１６位定
時器位定時器／計數器片內１６位定時器／計數器片內中斷處理系統片內全雙工序列
ｉ／ｏ口片內全雙工序列口
微控制器引腳
電源引腳ｖ 電源引腳 ｃｃ和ｖｓｓ ？ 外接晶振引腳外接晶振引腳
／ｏ引腳 、ｐ１、ｐ２和ｐ３ 引腳ｐ０、 、 和引腳 ？ 控制和復位引腳ａｌｅ、 控制和復位引
腳微控制器引腳
１．ｉ／ｏ口線功能口線功能 ４個８位並行 ｉ／ｏ 介面引腳介面引腳： 個位並行低８位位址、資料、 ～ 位位址、 （ 位位址資料、 ｉ／ｏ口） 口 ｐ１．０～
ｐ１．７（準雙向口） ～ （準雙向口高８位位址、ｉ／ｏ） ～ 位位址、
） （ 位位址口、第二功能） ～ （ 口第二功能） 為多功能引腳
， 為多功能引腳，可自動切換用作資料匯流排、位址匯流排、 作資料匯流排、位址匯流排、
控制匯流排和或ｉ／ｏ 介面外部引腳。 介面外部引腳。 線和或
微控制器引腳
２．控制線 ． ａｌｅ：位址鎖存允許訊號端 ： ｐｓｅｎ：外部程式儲存器讀選通 ：
訊號端 ｅａ／ｖｐｐ：程式儲存器選擇訊號端和程式設計電源輸入端 ｒｓｔ／ｖｐｄ：復位訊號端和
後備電源輸入端。 電源輸入端。 輸入２個機器週期以上高電平輸入個機器週期以
上高電平脈衝，微控制器復位。 脈衝，微控制器復位。 ｖｐｄ使用後備電源，可實現掉使
用後備電源， 電保護。 電保護
微控制器內部結構（圖）
**處理器 ｃｐｕ
一、 ｃｐｕ內部結構內部結構 １．算術邏輯運算單元算術邏輯運算單元ａｌｕ （８位
） 算術邏輯運算單元位 ＋、–、×、÷算術運算，與、或、非、異或邏輯運算術運算， 、 、 算、迴圈移位、位處理。 迴圈移位、位處理。 ２．暫存器陣列暫存器陣
列 （１）工作暫存器 ０～ｒ７ （８位） 工作暫存器ｒ 位暫存運算資料和中間結果。 暫存
運算資料和中間結果。 ４個工作暫存器區，工作暫存器區～３區。每個區個工作寄存
器區， 個工作暫存器區工作暫存器０區區均含８個暫存器 ０～ｒ７ 。 均含個暫存器
ｒ 個暫存器中的兩位ｐｓｗ．４和ｐｓｗ．３來切換工作暫存器用ｐｓｗ中的兩位中的兩位和
來切換工作暫存器選用乙個工作暫存器區進行讀寫操作。 區，選用乙個工作暫存器
區進行讀寫操作
（２）累加器累加器ａｃｃ（８位） 累加器位需要ａｌｕ處理的資料和計算結果多數要經
過處理的資料和計算結果多數要經過ａ 需要處理的資料和計算結果多數要經過累加器。 累加器 （３）暫存器位） 暫存器ｂ（８位暫存器與ａ累加器配合執行乘、除運算。
ｐａｇｅ １
亦可作通用累加器配合執行乘、除運算。 累加器配合執行乘暫存器。 暫存器。
（４）程式狀態字 （４）程式狀態字ｐｓｗ（８位） 程式狀態字ｐｓｗ（８位存放ａｌｕ運算過程的標誌狀態存放運算過程的標誌狀態進製／輔助進製使用者定／選工作寄溢位標誌／奇偶進製輔助進製／使用者定選工作寄／溢位標誌奇偶輔助進製使用者定選工作寄溢位標誌標誌 （５）資料指標資料指標ｄｐｔｒ（１６位） 資料指標位存放片外儲存器位址，作為片外儲存器的指標。 存放片外儲存器位址，作為片外儲存器的指標。 可分成兩個８位暫存器位暫存器ｄｐｈ、ｄｐｌ使用使用。
可分成兩個位暫存器 、 使用
（６）堆疊指標堆疊指標ｓｐ（８位） 堆疊指標位先進後出、後進先出」 按「先進後出、後進先出」的原則訪問資料的儲存區。 的儲存區。 ｍｃｓ－５１堆疊設在片內堆疊設在片內ｒａｍ區。
資料入棧／ 區資料入棧堆疊設在片內出棧時， 自動加自動加１／減 ， 出棧時，ｓｐ自動加減 １，其內容始終為棧頂位址。復位時： 位址。
復位時程式計數器程式計數器ｐｃ（１６位） 程式計數器位 ｃｐｕ總是按的指示讀取程式。ｐｃ可自動總是按ｐｃ的指示讀取程式總是按的指示讀取程式。 可自動加１。
因此ｃｐｕ執行程式一般是順序方式。當 。因此執行程式一般是順序方式。
執行程式一般是順序方式發生轉移、子程式呼叫、中斷和復位等操作， 發生轉移、子程式呼叫、中斷和復位等操作， ｐｃ被強制改寫，程式執行順序也發生改變。 被強制改寫， 被強制改寫程式執行順序也發生改變。 復位時：
復位時
微控制器的片外匯流排結構
三匯流排結構： 三匯流排結構 １．位址匯流排位址匯流排位址匯流排匯流排寬度為１６位匯流排寬度為位，可訪問 ６４ｋ外部儲存器。 外部儲存器。
外部儲存器口（經鎖存器經鎖存器） 口經鎖存器口口 ２．資料匯流排資料匯流排資料匯流排匯流排寬度為８位匯流排寬度為位（ｐ０） ３．控制匯流排控制匯流排控制匯流排口和４根獨立控制線組成由ｐ３口和根獨立控制線組成口和
位址匯流排ａｂ 資料匯流排ｄｂ
微處理器
控制匯流排ｃｂ
ｉ／ｏ介面
外設微控制器的片外匯流排
時鐘時鐘頻率範圍要求在之間。 之間。 ～ 之間 １．內部時鐘方式：
內部一 ．內部時鐘方式： 個高增益反相放大器與片外石英晶體或陶瓷諧振器構成了乙個自激振盪器。 個自激振盪器。
晶體振盪器的振盪頻率決定微控制器的時鐘頻率。 微控制器的時鐘頻率。
ｘｔａｌ１
微控制器ｘｔａｌ２
２．外部時鐘方式：外部振盪器輸入時鐘訊號。 外部時鐘方式：外部振盪器輸入時鐘訊號。 外部時鐘方式
工作時序振盪週期：為微控制器提供定時訊號的振盪源週期。 振盪週期：
為微控制器提供定時訊號的振盪源週期。 時鐘週期：又稱狀態週期或ｓ週期週期。
時鐘週期：又稱狀態週期或週期。時鐘週期是振盪週期的兩倍 。
機器週期：完成乙個基本操作所需要的時間。 機器週期：
完成乙個基本操作所需要的時間。 乙個機器週期由１２個振盪週期組成個振盪週期組成。 乙個機器週期由個振盪週期組成。
指令週期：一條指令的執行時間。 指令週期：
一條指令的執行時間。 以機器週期為單位可分為：單週期、 以機器週期為單位可分為：
單週期、 雙週期和四週期指令。 雙週期和四週期指令。 若外接晶振為１２ｍｈｚ時，ｍｃｓ－５１微控制器的四個周若外接晶振為時微控制器的四個週期的具體值為：
期的具體值為： 振盪週期＝ ／ 振盪週期時鐘週期＝ ／ 時鐘週期機器週期＝ 機器週期＝１ ｕｓ； ； 指令週期＝１～４ ｕｓ； 指令週期＝ ～ ；
時鐘ａｌｅ 讀操作碼讀操作碼（無效）
讀下一指令
（ａ） １位元組 １週期指令
ｓ１ｓ２ｓ３ｓ４ｓ５ｓ６讀操作碼
讀第二位元組
讀下一指令
（ｂ） ２位元組 １週期指令
ｓ１ｓ２ｓ３ｓ４ｓ５ｓ６ 讀下一指令
讀操作碼
讀操作碼（無效）
（ｃ） １位元組 ２週期指令
ｓ１ｓ２ｓ３ｓ４ｓ５ｓ６ｓ１ｓ２ｓ３ｓ４ｓ５ｓ６微控制器儲存器空間結構圖
圖（ａ）是程式儲存器，圖（ｂ）是內部資料儲存器， ）是程式儲存器， ）是內部資料儲存器， 圖（ｃ）是外部資料儲存器 ）
一、五個獨立的儲存空間 １．６４ｋｂ程式儲存器空間程式儲存器空間（０～ 程式儲存器空間 ２． ２５６ｂ片內資料儲存器空間片內資料儲存器空間（０￣０ｆｆｈ） 片內資料儲存器空間 ３． １２８ｂ片內特殊功能暫存器空間片內特殊功能暫存器空間位定址空間位定址空間外部資料儲存器空間 ～ 外部資料儲存器空間（０～ 外部資料儲存器空間 ０ｆｆｆｆｈ）
儲存器配置程式儲存器
程式儲存器空間 ｅａ不同電平不同電平， ｅａ不同電平，選擇片內或片外低位儲存單元特殊儲存單元： 特殊儲存單元： 復位入口： 復位入口 ００００ｈ 中斷入口： 中斷入口序列口 －
資料儲存器
２５６ｂ片內資料儲存器： 片內資料儲存器： 片內資料儲存器 １）片內ｒａｍ 工作暫存器區：
工作暫存器區： 位元組位址： 位元組位址位定址區：
位定址區： 位元組位址： 位元組位址位位址為：
位位址為資料緩衝區／堆疊區堆疊區： 資料緩衝區堆疊區： 位元組位址：
位元組位址
一般使用３０ｈ ～７ｆｈ 一般使用
位定址區的位位址表 ２－２ 片內ｒａｍ位定址區的位位址位定址區的
位元組位址位位址
內部ｒａｍ位位址區圖 ２－４ ８０５１內部內部位位址區
資料儲存器
２）特殊功能暫存器 ｓｆｒ 占用位元組位址： 占用位元組位址位定址暫存器： 位定址暫存器：
其位元組位址可被８整除整除。 其位元組位址可被整除。 專用暫存器：
專用暫存器介面暫存器： 介面暫存器： 介面暫存器
表２－５ 特殊功能暫存器位址映象
內部資料儲存器高內部資料儲存器高１２８單元單元
表專用暫存器一覽表專用暫存器一覽表
名稱累加器乘法暫存器程式狀態字堆疊指標資料儲存器指標（低位資料儲存器指標低８位） 資料儲存器指標（高位資料儲存器指標高８位） 中斷允許控制器中斷優先控制器通道０ 通道通道１ 通道通道２ 通道通道３ 通道電源控制及波特率選擇序列口控制序列資料緩衝器定時控制定時器方式選擇定時器０低位定時器低８位定時器１低位定時器低８位定時器０高位定時器高８位定時器１高位定時器高８位符號單元位址符號
＊：可位定址的特殊功能暫存器
位址位位址
AT89C51微控制器的基本結構
at89c51微控制器的主要工作特性 內含4kb的flash儲存器，擦寫次數1000次 內含28位元組的ram 具有32根可程式設計i o線 具有2個16位可程式設計定時器 具有6個中斷源 5個中斷向量 2級優先權的中斷結構 具有1個全雙工的可程式設計序列通訊介面 具有乙個資料指標dptr 兩種低功...
微控制器基本結構及程式執行過程
微控制器基本結構 1.運算器 運算器由運算部件 算術邏輯單元alu 累加器和暫存器等幾部分組成。運算器所執行全部操作都是由控制器發出的控制訊號來指揮的，並且，乙個算術操作產生乙個運算結果，乙個邏輯操作產生乙個判決。2.控制器 控制器由程式計數器 指令暫存器 指令解碼器 時序發生器和操作控制器等組成，...
第6課 微控制器並行口結構
上兩次我們做過兩個實驗，都是讓p1.0這個管腳使燈亮，我們能設想 既然p1.0能讓燈亮，那麼其它的管腳可不能呢？看一下圖1，它是8031微控制器管腳的說明，在p1.0旁邊有p1.1，p1.2 p1.7，它們是否都能讓燈亮呢？除了以p1開頭的外，還有以p0，p2，p3開頭的，數一下，一共是32個管腳，...