摘要：簡單介紹了鎖相環電路的基本概念及原理，以通用型整合鎖相環4046為例主要介紹了鎖相環的電路組成、器件引數及工作原理，並對coms整合鎖相環cc4046的應用做了簡單研究。
關鍵詞：鎖相環鑑相器壓控振盪器
1 引言
鎖相環作為一種重要的功能電路在通訊、導航、控制、儀器儀表等領域得到了廣泛的應用。20世紀70年代以後隨著積體電路技術的飛速發展，出現了多種型號的整合鎖相環產品，其中模擬式整合鎖相環以ne/se 560系列最為常用，coms整合鎖相環cd/cc4046最具代表性。兩者基本原理相同，區別在於前者的鑑相器由模擬電路組成，而後者由邏輯電路組成。
2 鎖相環的基本概念
所謂鎖相，就是相位同步的自動控制。完成兩個訊號間相位同步的自動控制系統的環路叫做鎖相環，也稱pll（phase locked loop)。最典型的鎖相環由鑑相器（phase detector）,環路濾波器（loop filter）,壓控振盪器（voltage controlled oscillator）三部分組成，如圖1所示。
圖1 pll功能框圖
其中，鑑相器相位比較作用，其輸出電壓反映兩個輸入訊號間的相位差（與頻率之差成線性關係）的大小。該電路通過具有低通特性的環路濾波器後，建立起乙個平均電壓，作用於vco的控制輸入端，vco的振盪頻率則由其控制電壓的大小決定，當控制電壓=0時，對應的振盪頻率稱為vco的固有頻率。整個環路根據負反饋的原理構成，鑑相器的輸出電壓總是朝著減小vco振盪頻率與輸入訊號之差的方向變化，直到vco振盪頻率與輸入訊號頻率獲得一致，當這種情況出現時，稱vco的頻率鎖定於輸入訊號的頻率或簡稱鎖定。
環路由失鎖狀態進入鎖定狀態的過程稱為捕捉過程。在捕捉過程中，vco振盪頻率逐漸趨同於輸入訊號頻率的現象，稱作頻率牽引。在頻率牽引過程中，環路有能力自行鎖定的最大輸入訊號頻率範圍稱為捕捉頻帶或簡稱捕捉帶，它是反映捕捉能力優劣的乙個重要指標。
另一方面，環路鎖定後，，它是反映跟蹤效能優劣的乙個重要指標。鎖相環由起始的失鎖狀態到最終的鎖定狀態所允許的輸入訊號頻率範圍定義為頻率捕捉範圍；鎖相環始終處於鎖定狀態所允許的輸入訊號頻率範圍定義為頻率鎖定範圍。對應於圖1鎖相環框圖的基本原理電路如圖2所示。
圖2 鎖相環原理電路圖
圖中運算放大器a,a構成壓控振盪器，實現v/f變換。模擬乘法器被用作鑑相器，與由,c,及a構成的環路濾波器實現f/v變換。兩者按照負反饋調節原理構成閉合環路，使輸出訊號在一定範圍內跟蹤輸入訊號的頻率變化，並保持相位同步。
3．通用型cmos鎖相環4046
整合鎖相環有通用型和專用型兩個系列，本文以廣泛應用的通用型整合鎖相環4046為典型，介紹整合鎖相環的電路組成、器件引數及應用。coms4046鎖相環在訊號處理和數字系統中得到廣泛應用，如可用於頻率調製、頻率制定、時鐘同步和頻率合成的方面。它是由coms電路構成的多功能單片整合鎖相環，具有功耗低、輸入阻抗高、電源電壓範圍寬等優點。
3.1 4046鎖相環電路的基本組成和基本原理
鎖相環4046的組成如圖3所示。外引腳線排列如圖4所示。與其他鎖相環不同的是4046具有兩個可選用的鑑相器pdⅰ和pdⅱ，相位比較器ⅰ（pdⅰ）是乙個異或門適用於輸入訊號中雜訊分量較多、訊雜比較低的場合，但要求輸入訊號具有50%的占空比。
當無訊號或雜訊訊號輸入時，異或門輸出的平均電壓等於/2,經低通濾波器後送到vco輸入端9，使vco在中心頻率上起振；pdⅱ有四個觸發器、控制門和三態輸出電路組成；是邊緣觸發工作方式的鑑相器，因而對輸入訊號占空比無特定的要求，但pdⅱ的訊雜比容限不如pdⅰ高。輸入訊號只要求復合coms邏輯電平要求，便可由引腳14直接介入，其邏輯「0」電平為（-）的30%以下，其邏輯「1」電平為（-）的70%以上。對於較小幅度的輸入訊號，必須經過電容耦合輸入。
輸入訊號經高輸入阻抗放大器連線pdⅰ和pdⅱ的輸入端，pdⅰ和pdⅱ的另一輸入端則連線引腳3，作為比較訊號輸入端接入來自引腳4的vco輸入訊號。鑑相結果在引腳2和引腳13上同時送出可在兩者中擇一使用。引腳1上將給出反映鎖相環工作狀態的指示訊號，高電平表示環路已鎖定。
檢測這一指示訊號可隨時掌握鎖相環的工作狀態，給實際應用帶來方便。環路低通濾波器的功能可通過外接r 、c 實現，濾波後的電壓經引腳9接vco的控制輸入端上，同時還經由源極輸出器組成的電壓跟隨器a 從引腳10輸出。r 、r 、c 是vco要求的外接元件。
引腳5是禁止輸入端，加高點平時禁止vco和a 工作。4046整合器件可由內部穩壓管提供基準電壓uz（典型值為5.4v），但穩壓管的限流電阻需經引腳15外接。
圖3 pll組成框圖
圖4 外引腳排列圖
3.2 4046的主要引數
4046整合鎖相環的主要引數（以cd4046為例）如下：
工作頻率500hz
電源電壓5~15v（通常uss為0v）
輸入訊號幅度250mv
vco輸入阻抗
輸出驅動電流2.6ma
4046鎖相環的工作頻率與外接元件r 、r 、c 及壓控振盪器的輸入控制電壓有關。當分別為、時，對應的最低及最高振盪頻率可由一下經驗公式計算：
1)2)
式中，為寄生電容，約30pf；r 、r 的取值範圍一般為10kω～1mω；當≥10v,c取值大於50pf，當≥5v時c1大於100pf。構成鎖相環應用電路時，為使鎖相環工作在最佳狀態，在外置元件引數選擇時，既要考慮到使壓控振盪器的中心頻率
3) 響應輸入訊號的中心頻率，同時又要兼顧最高頻率和最低頻率。4046鎖相環的捕捉帶及同步帶的頻寬與選用的鑑相器有關，當選用pdii做鑑相器時，捕捉帶和同步帶具有相同的頻寬
4） 當選pdi做鑑相器時，捕捉帶將小於同步帶。
4 鎖相環4046的應用
4.1報警器電路
（1） 電子用途採用鎖相環構成雙音訊振盪器，主要用於自動控制裝置中的報警器電路[2]
（2）工作原理圖5所示電路是由鎖相環cd4046、六反相器cc4049 和四雙相模擬開關cc4066等構成的報警器。
圖5 報警器電路
電路中cc4069構成乙個低頻振盪器，其輸出控制cc4066。當模擬開關導通時，高電平經r給c充電，當模擬開關斷開時，c經r放電。因為c兩端的電壓控制cd4046的vco頻率，結果產生了雙音訊報警訊號。
改變rc時間常數可以改變報警的聲音，調節電位器rp可以調節**週期，rp可控制低頻頻率，r和c可抑制自激。
（3） 電路處置鎖相環只用了vco部分，相位比較器部分沒有使用，其引腳可懸空。16腳接電源 ，8腳接地。
4.2 倍頻電路
（1）電路用途採用鎖相環構成倍頻電路。
（2）工作原理圖6所示電路由鎖相環cd4046和12位二進位制序列計數器/分頻器積體電路cc4040組成。電路中，cc4040接在cd4046 vco輸出端和比較器輸入端之間。這樣，頻率鎖定時，計數器輸出訊號頻率/2和鎖相環輸入頻率相等，即= /2,從而得到倍頻輸出訊號。
圖6 倍頻電路圖
電路中由cc4040構成16倍頻率。改變cc4040輸出埠接線可以構成不同倍頻電路。
（3） 電路處置鎖相環積體電路cc4046的相位比較器i沒有使用，其輸出端可以懸空，其他不用引腳均可懸空。
5 結束語
隨著現代科學技術的發展，鎖相環電路作為一種重要的功能電路在通訊、導航、控制、儀器儀表等領域得到了廣泛的應用。本文對鎖相環電路（以通用型整合鎖相環4046為例）作了詳細的介紹，並對其應用作了簡單研究，具有很強的實用性。
參考文獻
[1] 劉京南，王成華，電子電路基礎。北京：電子工業出版社，2002.
[2] 魏立君，韓華奇。cmos 4000 系列60中常用積體電路的應用。北京：人民郵電出版社，1996.
[3] 劉水紅，胡捷。由cmos4046構成的脈衝發生電路及其應用。電子與自動化。1998（4）.
鎖相環工作原理
鎖相環路是一種反饋電路，鎖相環的英文全稱是phase locked loop,簡稱pll。其作用是使得電路上的時鐘和某一外部時鐘的相位同步。因鎖相環可以實現輸出訊號頻率對輸入訊號頻率的自動跟蹤，所以鎖相環通常用於閉環跟蹤電路。鎖相環在工作的過程中，當輸出訊號的頻率與輸入訊號的頻率相等時，輸出電壓與輸...
鎖頻環鎖相環的學習總結
1.叉積自動頻率跟蹤環 c p af c 提出了改進,2.低訊雜比 都卜勒頻移為300k h z 頻率一次變化率為30k hz s 頻率二次變化率為3000 hz s 整體的環路結構如圖 1 所示。輸入訊號與數控振盪器混頻後,產生的訊號首先要進行多取樣抽取,因為輸入訊號的取樣頻率高達數十兆,如此高的...
手機鎖相環的工作原理
專業製造emi,d鈹銅彈片,遮蔽罩 mon,23 apr 2007 22 00 51 gmt 08 00 閱讀 222 pll的結構和工作原理 要想正確地評價乙個pll的效能，首先必須了解其結構和工作原理。pll的主要結構十分簡單。它由乙個鑑相器 乙個充電幫浦 乙個環路濾波器和乙個壓控振盪器 vco...