dimm條上的佈線中，最短的時鐘線和位址控制命令線都要比資料及選通線長，最少長64mm。那麼在使用者pcb的佈線中需要考慮上述因素，即使使用者pcb上的時鐘線和位址控制命令線比資料及選通線短一些，也不會違反第三條約束。
dimm上每個顆粒接收到讀寫命令的延時記為t1，每個顆粒進行資料讀寫的傳輸延時記為t2，t1和t2的最大延時不要超過1個ck週期，否則可能出現讀寫資料錯位的情況。
以dimm工作在1600mb/s為例，ck週期為1.25ns。假設使用者pcb上，時鐘和位址命令控制線的長度為56mm，資料及選通線的最小長度為46mm，最大長度為74mm。
那麼時鐘和位址命令控制線到顆粒的最長佈線距離為56+133=189mm，資料及選通線的最小長度為46+15=61mm，佈線距離相差最大為128mm。
1.25ns對應的佈線長度約為188mm，所以上述佈線滿足要求。那麼當工作頻率達到1866mb/s時，1個ck週期對應的佈線長度約為160mm，上述佈線同樣滿足要求。
對於高速的ddr3應用，佈線時必須考慮晶元本身的管腳延時，即每個晶元內部訊號到管腳的延時是不同的。這些資訊有的可以向廠商索要，有的可以通過晶元對應的編譯器提取。
DDR和DDR2,DDR3的區別
ddr和ddr2，ddr3的區別以及如何從外觀上分辨出來 記憶體現在有三種ddr,ddr2,ddr3.三種有什麼不同呢.怎麼從外觀上來分辨呢.sdram在乙個時鐘週期內只傳輸一次資料，它是在時鐘的上公升期進行資料傳輸 而ddr記憶體則是乙個時鐘週期內傳輸兩次資料，它能夠在時鐘的上公升期和下降期各傳輸...