以ppt內容、例題、課本課後題為主。
數電部分概念總結
第一章1.數制的表示方法以及相互之間的轉換：十進位制數、二進位制數、八進位制數和十六進製制數
2．碼制
（1）n位有符號二進位制數的編碼——正數編碼的符號位為0、負數編碼的符號位為1。
正數的原碼、反碼、補碼相同。
負數原碼的數值位等於二進位制真值的絕對值。
負數反碼的數值位為二進位制真值的絕對值各位取反；
負數補碼的數值位為二進位制真值的絕對值各位取反後加1。
（2）二——十進位制編碼——bcd碼是用四位二進位製碼對十進位制數符編碼，分為8421bcd、5421bcd、2421bcd等有權碼和餘三bcd、格雷bcd等無權碼。
有權bcd碼的碼符權值疊加後等於其代表的十進位制數符值，無權bcd碼的碼符沒有權值意義。
十進位制數用bcd碼表示時，各碼組的位權仍為10的n次冪，例如，個位組碼的位權為100、十位組碼的位權為1 01、百位組碼的位權為102、……。
（3）可靠性**具有易於交錯的編碼規則——格雷碼相鄰碼組只有一位碼符不同，奇偶校驗碼的校驗位反映了資訊位中1符個數的奇偶性（校驗位與資訊位中1符的總個數為奇或偶）。
第二章1． 邏輯函式的基本概念和表示方法（真值表、邏輯式、邏輯圖、波形圖）。
2． 邏輯代數的基本定律（德摩根定律）和常用公式。
3． 邏輯代數的對偶規則、反演規則、代入規則。
4． 邏輯函式的最小項（包含函式所有變數的與項）及其對應的編號mi。
5． 邏輯函式的兩種標準形式是標準與或表示式和標準或與表示式。
（1） 最小項表示式—標準與或式及最小項和式（用編號表示）。
（2） 最大項表示式—標準或與式及最大項積式（用編號表示）
（3）函式最小項和式的編號與其最大項積式的編號互補；
6．一般與或表示式可以通過對與項乘互補缺失變數之和構成最小項表示式。
7．邏輯函式的最簡與或表示式是與項最少、與項中變數最少的函式式；最簡或與表示式是或項最少、或項中變數最少的函式式。
8．邏輯函式的化簡
（1）公式法化簡。
（2）卡諾圖法化簡。
（3）具有無關項的邏輯函式表示式及其化簡。
與或表示式及或與表示式表示的邏輯函式的無關項（約束條件）用邏輯等式表示。
第三章1．ttl邏輯閘電路的輸入級和輸出級都採用三極體。ttl電路的速度高，輸出級採用推挽形式，帶負載能力強。
邏輯門是用成對溝道互補（n、p）、開啟電壓絕對值相同的mos管組成邏輯閘電路。cmos電路的工作電源範圍寬，靜態功耗極小、輸出擺幅大，抗干擾能力強。
3．oc（集電極開路）門可以互相連線並接上拉電阻後實現「線與」功能（並接後的輸出函式等於各oc邏輯門的輸出函式相與）。
4．三態（tsl）邏輯門具有輸入使能控制，使電路的輸出有高電平、低電平、高阻三種狀態。
5．當三態門的使能無效時，輸出為高阻狀態；當三態門的使能有效時，輸出與輸入滿足邏輯門的運算功能。當三態門輸出並接時，任意時刻只能有乙個三態門的使能有效。
6．傳輸門是控制模擬訊號的開關器件，從多路模擬訊號中選擇一路訊號必須採用傳輸門；而從多路數碼訊號中選擇一路訊號可以採用資料選擇器、三態門或傳輸門。
7．ttl的主要引數。開門電壓uon(輸入高電平的最小值uihmin)的典型值為2v，關門電壓uoff(輸入低電平的最大值uilmax)的典型值為0.8v。
輸入端實現高電平的最小接地電阻ron的典型值為2kω，實現低電平的最大接地電阻roff的典型值為800ω.
第四章1． 組合邏輯電路的輸出只受當前的輸入訊號控制，與電路原來的狀態無關，電路中沒有反饋通路，不含記憶元件。典型組合邏輯功能電路有編碼器、解碼器、資料選擇器、數字比較器、並行多位.加法器、唯讀儲存器等。
2． 8線-3線優先編碼器（74ls148）輸入8個低電平有效的訊號，輸出優先級別最高的有效輸入訊號的3位二進位制反碼。
3．3線-8線解碼器74ls138輸入3位二進位製碼，輸出8個表示不同輸入碼組的低電平有效的訊號。當使能有效時，3線-8線解碼器的輸出是輸入碼變數全部最小項的反函式。採用邏輯門綜合74ls138的輸出可以實現3變數的組合邏輯函式。
4．七段顯示解碼器輸入4位二進位制**，輸出7個控制數碼顯示管段極的訊號。正常顯示時，共陰顯示器的公共極接低電位，段極訊號高電平有效；共陽顯示器的公共極接高電位，段極訊號低電平有效。
5．資料選擇器的邏輯功能是根據n位選擇碼的狀態從2n個資料輸入中選擇乙個到輸出。如4選1資料選擇器74ls153、8選1資料選擇器74ls151。
6．當多位數二進位制數相加時，每一位的加運算不僅需要考慮本位的兩個加數，還要考慮低位的進製，稱為「全加」運算。全加器實現的是三個一位的二進位制數加法運算，輸出一位二進位制運算和以及向高位的進製訊號。
7．整合四位加法器74283輸入兩組4位的二進位制數a（a4~a1）和b（b4~b1）及最低位的進製c0，輸出a加b加c0的和進製最高位的進製。
7．數值比較器7485的功能是對輸入的兩組4位的二進位制數a（a3~a0）和b（b3~b0）進行比較，用三個高電平有效的開關量a>b、ab，a8．邏輯函式式中的互補變數是存在競爭條件的變數，該變數變化時可能產生冒險現象。消除競爭冒險的方法有加選通訊號、修改邏輯設計增加冗餘項、加濾波電容。
第五章1．雙穩態觸發器是時序邏輯電路的基本元件。根據激勵功能分為 rs、d、jk、t和t』觸發器。觸發器的觸發方式分為直接觸發、電平觸發和邊沿觸發。
直接觸發的觸發器狀態變化只受激勵訊號控制；電平觸發的觸發器在使能電平有效時狀態隨激勵功能改變；邊沿觸發的觸發器在cp脈衝訊號的有效邊沿時狀態隨激勵功能改變。
2．觸發器的特性方程描述了觸發條件滿足時次態與激勵、現態的邏輯關係。
d觸發器的特性方程qn+1=d，jk觸發器的特性方程，t觸發器的特性方程。
3．計數型觸發器的次態方程計數型觸發器具有二分頻功能，即輸出q的頻率是cp頻率的一半。
4．主從jk觸發器的一次性變化問題是指在時鐘訊號為高電平期間主觸發器狀態只能改變一次。
第六章1．時序邏輯電路的輸出不僅與當前的輸入有關，還與其原來的輸出狀態有關，具有記憶功能。電路含有記憶元件（雙穩態觸發器），電路中有反饋路徑。時序邏輯典型功能電路暫存器、鎖存器、計數器、靜態隨機儲存器等。
2. 時序邏輯電路根據電路中觸發器的時鐘控制方式分為同步和非同步兩種。同步時序電路中所有觸發器由同一時鐘訊號控制，觸發器的狀態變化是同時進行的。
非同步時序電路中至少有乙個觸發器的時鐘訊號源與其他觸發器不同，各觸發器的次態是在其自身的時鐘控制有效時才會產生，電路的狀態變化不同步。
3. 從電路輸出的控制方式分類，時序邏輯電路可分為公尺利(mealy)型時序電路和莫爾(moore)型時序電路。公尺利型時序邏輯電路的輸出是觸發器狀態和外部輸入控制的組合邏輯函式；莫爾型時序邏輯電路的輸出僅受觸發器狀態控制，與外部輸入無關。
4. 計數器在數字系統中可以實現計數、狀態機、訊號分頻、定時、延時等功能，移位暫存器在數字系統中可以實現移存型計數、狀態機、訊號傳輸方式轉換等功能。
5．整合計數器可以利用輸出狀態控制反饋清零或反饋置數來減少有效狀態數。當計數器的清零或預置控制為非同步方式時，產生控制訊號的狀態為無效狀態；當計數器的清零或預置控制方式為同步方式（cp脈衝必須同時有效）時，產生控制訊號的狀態為有效效態。
6．整合計數器可以通過級聯使有效狀態數增加（級聯計數器的模相乘）。
7．移存型計數器的狀態碼週期性迴圈變化，並且具有移位特性。移位暫存器採用輸出狀態控制序列輸入可以實現移存型計數器。
第七章1．多諧振盪器沒有穩態，能夠自動產生頻率一定的矩形脈衝訊號。
2．施密特觸發器的輸入可以是模擬訊號，輸出是數碼訊號。在輸入訊號上公升達到上觸發電平u+時或下降達到下觸發電平u-時，輸出電平翻轉。施密特觸發器能夠對輸入訊號進行幅度整形。
3． 單穩態觸發器在輸入訊號激勵下，輸出寬度恆定的脈衝訊號，可以對輸入訊號進行寬度整形或實現延時或定時功能。
4． 555定時器有兩個模擬量的輸入，乙個開關量輸出和乙個放電管的oc輸出。兩個輸入分別和兩個參考電平u+、u-比較。當兩個輸入都高於其比較電平時，輸出為低電平、放電管導通；當兩個輸入都低於其比較電平時，輸出為高電平、放電管截止；當輸入訊號的幅度都在兩個參考電平之間時，輸出保持原狀態。
5． 555定時器的參考電平u-=0.5u+。u+可以通過555定時器的con端（5腳）外加電壓控制，當con端（5腳）不加控制電壓時，u+等於三分之二的電源電壓值。
6． 555定時器構成的單穩態觸發器不可重複觸發，當電路處於暫穩態時，新輸入的觸發脈衝無效。
7． 可重複觸發的單穩態觸發器在電路處於暫穩態時，新的觸發脈衝可以使暫穩態過程重新開始，輸出脈衝的寬度可以由觸發訊號控制無限延長。在輸入脈衝週期小於電路的暫穩態時間時，電路不能回到穩態。
第八章1． 隨機儲存器ram採用觸發器或電容儲存資訊，當系統執行時，ram能夠隨時在儲存器任意指定的單元中存、取資訊，但系統斷電後儲存資訊丟失。
2． 唯讀儲存器rom採用可程式設計或陣列儲存資訊，系統斷電儲存器的資訊不會丟失。在系統執行中rom只能讀出指定單元中的資訊但不能修改資訊。
3． 儲存器的位址碼位數n決定了儲存器所含的儲存單元的個數n（n =2 n ），即儲存器的字數。儲存器資料線的位數m決定了儲存器的字長。儲存器含有的儲存元總數稱為儲存容量m， m = n× m（容量等於字數乘以字長）。
4． 當儲存系統的資訊字數或字長超過所選儲存器的的字數或字長時需要擴充套件。擴充套件需要的儲存器數量=擴充套件後的總儲存容量÷單片儲存器容量。
5．唯讀儲存器rom的電路結構是固定的與陣列和可程式設計的或陣列。rom的輸入是位址碼，輸出位址碼尋訪字單元的儲存資訊（資料）。
6．當rom的位址端輸入函式變數時，每條字選線是函式變數的乙個最小項。通過對或陣列的程式設計，每個資料輸出是乙個組合邏輯函式的最小項表示式。
第九章1． 權電阻解碼網路構成的dac電路，輸出的模擬電壓uo與輸入的數字值dn-1…d0之間的關係表示式，模擬電壓uo的輸出範圍。
2019數電部分概念總結
以ppt內容 例題 課本課後題為主。第一章1.數制的表示方法以及相互之間的轉換 十進位制數 二進位制數 八進位制數和十六進製制數 2 碼制 1 n位有符號二進位制數的編碼 正數編碼的符號位為0 負數編碼的符號位為1。正數的原碼 反碼 補碼相同。負數原碼的數值位等於二進位制真值的絕對值。負數反碼的數值...
2019FPGA大公司面試筆試數電部分
1 什麼是同步邏輯和非同步邏輯？漢王 同步邏輯是時鐘之間有固定的因果關係。非同步邏輯是各時鐘之間沒有固定的因果關係。答案應該與上面問題一致 補充 同步時序邏輯電路的特點 各觸發器的時鐘端全部連線在一起，並接在系統時鐘端，只有當時鐘脈衝到來時，電路的狀態才能改變。改變後的狀態將一直保持到下乙個時鐘脈衝...
大學數電期末考試
數字電子技術 複習題 一 填空題 1 數碼訊號只有 0 和 1 兩種取值。2 數制轉換 143 10 100011112 3 設同或門的輸入訊號為a和b，輸出函式為f。y a b ab 若令b 0，則f 0 1 a 若令b 1，則f 0 1 a 4 按邏輯功能的不同特點，數位電路可分為組合邏輯電路和...