1、 計算機系統的層次結構
計算機不能簡單地認為是一種電子裝置，而是乙個十分複雜的硬、軟體結合而成的整體。它通常由五個以上不同的級組成，每一級都能進行程式設計，
五級計算機層次系統：
● 第一級是微程式設計級。這是乙個實在的硬體級，它由機器硬體直接執行微指令。如果某乙個應用程式直接用微指令來編寫，那麼可在這一級上執行應用程式。
● 第二級是一般機器級，也稱為機器語言級，它由微程式解釋機器指令系統。這一級也是硬體級。
● 第**是作業系統級，它由作業系統程式實現。這些作業系統由機器指令和廣義指令組成，廣義指令是作業系統定義和解釋的軟體指令，所以這一級也稱為混合級。
● 第四級是組合語言級，它給程式人員提供一種符號形式語言，以減少程式編寫的複雜性。這一級由匯程式設計序支援和執行。如果應用程式採用組合語言編寫時，則機器必須要有這一級的功能；如果應用程式不採用組合語言編寫，則這一級可以不要。
● 第五級是高階語言級，它是面向使用者的，為方便使用者編寫應用程式而設定的。這一級由各種高階語言編譯程式支援和執行。
2、 cache儲存器
一、功能
解決cpu和主存之間的速度不匹配問題。
一般採用高速的sram構成。cpu和主存之間的速度差別很大採用兩級或多級cache系統。早期的一級cache在cpu內，二級在主機板上。
現在的cpu內帶l1 cahe和l2 cahe。全由硬體排程，對使用者透明。
圖 cpu與儲存器系統的關係
二、cache基本原理
位址對映； 替換策略寫一致性； 效能評價。
cache基本原理小結：
● cache是介於cpu和主存m2之間的小容量儲存器，但訪問速度比主存快。主存容量配置幾百mb的情況下，cache的典型值是幾百kb。cache能高速地向cpu提供指令和資料，從而加快了程式的執行速度。
從功能上看，它是主存的緩衝儲存器，由高速的sram組成。為追求高速，包括管理在內的全部功能由硬體實現，因而對程式設計師是透明的。
● cache的設計依據:cpu這次訪問過的資料，下次有很大的可能也是訪問附近的資料。
● cpu與cache之間的資料傳送是以字為單位
● 主存與cache之間的資料傳送是以塊為單位
● cpu讀主存時，便把位址同時送給cache和主存，cache控制邏輯依據位址判斷此字是否在cache中，若在此字立即傳送給cpu ，否則，則用主存讀週期把此字從主存讀出送到cpu，與此同時，把含有這個字的整個資料塊從主存讀出送到cache中。
三、cache的命中率
從cpu來看，增加乙個cache的目的，就是在效能上使主存的平均讀出時間盡可能接近cache的讀出時間。為了達到這個目的，在所有的儲存器訪問中由cache滿足cpu需要的部分應佔很高的比例，即cache的命中率應接近於1。由於程式訪問的區域性性，實現這個目標是可能的。
● 在乙個程式執行期間，設nc表示cache完成訪問的總次數，nm表示主存完成訪問的總次數，h定義為命中率，則有:
h=nc/（nc+nm)
● 若tc表示命中時的cache訪問時間，tm表示未命中時的主存訪問時間，1-h表示未命中率，則cache /主存系統的平均訪問時間ta為：
ta=h*tc+（1-h)tm
● 我們追求的目標是，以較小的硬體代價使cache/主存系統的平均訪問時間ta越接近tc越好。
● 設r=tm/tc表示主存慢於cache的倍率，e表示訪問效率，則有
e=tc/ta=tc/（h*tc+（1-h）*tm
=1/（h+（1-h）*r
=1/（r+（1-r)*h
● 由表示式看出，為提高訪問效率，命中率h越接近1越好，r值以5—10為宜，不宜太大。
● 命中率h與程式的行為、cache的容量、組織方式、塊的大小有關。
以下我們介紹三種對映方法。
一、全相聯的對映方式
● 對映方法（多對多）
● 主存內容可以拷貝到任意行
● 位址變換
● 標記實際上構成了乙個目錄表。
1、將位址分為兩部分（塊號和字），在記憶體塊寫入cache時，同時寫入塊號標記；
2、cpu給出訪問位址後，也將位址分為兩部分（塊號和字），比較電路塊號與cache 表中的標記進行比較，相同表示命中，訪問相應單元；如果沒有命中訪問記憶體，cpu 直接訪問記憶體，並將被訪問記憶體的相對應塊寫入cache。
3、特點：
優點：衝突概率小，cache的利用高。
缺點：比較器難實現，需要乙個訪問速度很快代價高的相聯儲存器
4、應用場合：
適用於小容量的cache
二、直接對映方式
1、對映方法（一對多）如：
⑴i= j mod m
⑵主存第j塊內容拷貝到cache的i行
⑶一般i和m都是2n級
[例]cache容量16字，主存容量，則位址2，18，34…..242等都存放在cache的位址2內，如果第一次2在cache中，下次訪問34內容，則不管cache其他位置的內容訪問情況，都會引起2塊內容的替換
2、基本原理
⑴利用行號選擇相應行；
⑵把行標記與cpu訪問位址進行比較，相同表示命中，訪問cache；
⑶如果沒有命中，訪問記憶體，並將相應塊寫入cache
3、特點
優點：比較電路少m倍線路，所以硬體實現簡單，cache位址為主存位址的低幾位，不需變換。
缺點：衝突概率高（抖動）
4、應用場合
適合大容量cache
三、組相聯對映方式
組相聯對映方式是前兩者的組合
● cache分組，組間採用直接對映方式，組內採用全相聯的對映方式
● cache分組u，組內容量v
● 對映方法（一對多）
● q= j mod u
● 主存第j塊內容拷貝到cache的q組中的某行
● 位址變換
● 設主存位址x，看是不是在cache中，先y= x mod u，則在y組中一次查詢
● 分析：比全相聯容易實現，衝突低
● v=1，則為直接相聯對映方式
● u=1，則為全相聯對映方式
● v的取值一般比較小， 一般是2的冪，稱之為v路組相聯cache.
3.6.3 替換策略
lfu（最不經常使用 ）：被訪問的行計數器增加1，換值小的行，不能反映近期cache的訪問情況，
lru（近期最少使用） ：被訪問的行計數器置0，其他的計數器增加1，換值大的行，符合cache的工作原理
隨機替換：隨機替換策略實際上是不要什麼演算法，從特定的行位置中隨機地選取一行換出即可。這種策略在硬體上容易實現，且速度也比前兩種策略快。
缺點是隨意換出的資料很可能馬上又要使用，從而降低命中率和cache工作效率。但這個不足隨著cache容量增大而減小。隨機替換策略的功效只是稍遜於前兩種策略。
3.6.4 寫操作策略由於cache的內容只是主存部分內容的拷貝，它應當與主存內容保持一致。而cpu對cache的寫入更改了cache的內容。
如何與主存內容保持一致，可選用如下三種寫操作策略。
寫回法：換出時，對行的修改位進行判斷，決定是寫回還是捨掉。
全寫法：寫命中時，cache與記憶體一起寫
寫一次法：與寫回法一致，但是第一次cache命中時採用全寫法
3、 匯流排介面
i/o介面，也叫介面卡，是cpu和主存、外設之間通過系統匯流排進行連線的邏輯部件。
圖6.7 外圍裝置的連線方法
為了使所有的外圍裝置能夠相容，並能在一起正確地工作，cpu規定了不同的資訊傳送控制方法。 乙個標準介面可能連線乙個裝置，也可能連線多個裝置。
事實上，乙個介面卡的兩個介面：乙個同系統匯流排相連，採用並行方式，另外乙個同裝置相連，可能採用並行方式或是序列方式。
介面的典型功能：
控制:介面靠程式的指令資訊來控制外圍裝置的動作，如啟動、關閉裝置等。
緩衝:介面在外圍裝置和計算機系統其他部件之間用作為乙個緩衝器，以補償各種裝置在速度上的差異。
狀態:介面監視外圍裝置的工作狀態並儲存狀態資訊。狀態資訊包括資料「準備就緒」、「忙」、「錯誤」等等，供cpu詢問外圍裝置時進行分析之用。
轉換:介面可以完成任何要求的資料轉換，例如並－串轉換或串－並轉換，因此資料能在外圍裝置和cpu之間正確地進行傳送。
整理:介面可以完成一些特別的功能，例如在需要時可以修改字計數器或當前記憶體位址暫存器。
程式中斷:每當外圍裝置向cpu請求某種動作時，介面即發生乙個中斷請求訊號到cpu。
【例2】 利用序列方式傳送字元，每秒鐘傳送的位元(bit)位數常稱為波特率。假設資料傳送速率是120個字元/秒，每乙個字元格式規定包含10個bit(起始位、停止位、8個資料位)，問傳送的波特率是多少?每個bit占用的時間是多少?
【解】：
波特率為：10位×120/秒=1200波特每個bit占用的時間td是波特率的倒數： td=1/1200=0.833×0.001s=0.833ms
4、 資訊交換方式
1 程式查詢方式
程式查詢方式是早期計算機中使用的一種方式。資料在cpu和外圍裝置之間的傳送完全靠計算機程式控制，優點是cpu的操作和外圍裝置的操作能夠同步，硬體結構比較簡單。但問題是，外圍裝置動作很慢，程式進入查詢迴圈時將白白浪費掉cpu很多時間。
這種情況下，cpu此時只能等待，不能處理其他業務。即使cpu採用定期地由主程式轉向查詢裝置狀態的子程式進行掃瞄輪詢的辦法，cpu寶貴資源的浪費也是可觀的。
2 程式中斷方式
中斷是外圍裝置用來「主動」通知cpu，準備送出輸入資料或接收輸出資料的一種方法。通常，當乙個中斷發生時，cpu暫停它的現行程式，而轉向中斷處理程式，從而可以輸入或輸出乙個資料。當中斷處理完畢後，cpu又返回到它原來的任務，並從它停止的地方開始執行程式。
這種方式節省了cpu寶貴的時間，是管理i/o操作的乙個比較有效的方法。中斷方式一般適用於隨機出現的服務，並且一旦提出要求，應立即進行。
3 直接記憶體訪問(dma)方式
用中斷方式交換資料時，每處理一次i/o交換，約需幾十微秒到幾百微秒。對於一些高速的外圍裝置，以及成組交換資料的情況，仍然顯得速度太慢。直接記憶體訪問(dma)方式是一種完全由硬體執行i/o交換的工作方式。
這種方式既考慮到中斷響應，同時又要節約中斷開銷。此時，dma控制器從cpu完全接管對匯流排的控制，資料交換不經過cpu，而直接在記憶體和外圍裝置之間進行，以高速傳送資料。這種方式主要優點是資料傳送速度很高，傳送速率僅受到記憶體訪問時間的限制。
與中斷方式相比，需要更多的硬體。dma方式適用於記憶體和高速外圍裝置之間大批資料交換的場合。
4 通道方式
dma方式的出現已經減輕了cpu對i/o操作的控制，使得cpu的效率有顯著的提高，而通道的出現則進一步提高了cpu的效率。這是因為，cpu將部分權力下放給通道。通道是乙個具有特殊功能的處理器，某些應用中稱為輸入輸出處理器(iop)，它可以實現對外圍裝置的統一管理和外圍裝置與記憶體之間的資料傳送。
這種方式大大提高了cpu的工作效率。然而這種提高cpu效率的辦法是以花費更多硬體為代價的。
計算機組成原理
本科生期末試卷一 一 選擇題 每小題1分，共10分 1 計算機系統中的存貯器系統是指 a ram存貯器 b rom存貯器 c 主存貯器 d 主存貯器和外存貯器 2 某機字長32位，其中1位符號位，31位表示尾數。若用定點小數表示，則最大正小數為 a 1 2 32 b 1 2 31 c 2 32 d ...
計算機組成原理複習總結
硬體 是指可以看得見 摸得著的物理裝置 部件 實體，一般講硬體還應包括將各種硬體裝置有機組織起來的體系結構。軟體 程式 資料 文件。軟體由兩部分組成，一是使計算機硬體能完成計算和控制功能的有關計算機指令和資料定義的組合，即機器可執行的程式及有關資料 二是機器不可執行的，與軟體開發 過程管理 執行 維...
計算機組成原理考點
考查目標 1.理解單處理器計算機系統中各部件的內部工作原理 組成結構以及相互連線方式，具有完整的計算機系統的整機概念。2.理解計算機系統層次化結構概念，熟悉硬體與軟體之間的介面，掌握指令集體系結構的基本知識和基本實現方法。3.能夠運用計算機組成的基本原理和基本方法，對有關計算機硬體系統中的理論和實際...