1、設計輸入
1)設計的行為或結構描述。
2)典型文字輸入工具有ultraedit-32和editplus.exe.。
3)典型圖形化輸入工具-mentor的renoir。
4)我認為ultraedit-32最佳。
2.**除錯
1)對設計輸入的檔案做**除錯，語法檢查。
2)典型工具為debussy。
3、前**
1)功能**
2)驗證邏輯模型(沒有使用時間延遲)。
3)典型工具有mentor公司的modelsim、synopsys公司的vcs和vss、aldec公司的active、 cadense公司的 nc。
4)我認為做功能**synopsys公司的vcs和vss速度最快，並且偵錯程式最好用，mentor公司的modelsim對於讀寫檔案速度最快，波形視窗比較好用。
4、綜合
1)把設計翻譯成原始的目標工藝
2)最優化
3)合適的面積要求和效能要求
4)典型工具有mentor公司的leonardospectrum、synopsys公司的dc、synplicity公司的 synplify。
5)推薦初學者使用mentor公司的leonardospectrum，由於它在只作簡單約束綜合後的速度和面積最優，如果你對綜合工具比較了解，可以使用synplicity公司的synplify。
5、布局和佈線
1)對映設計到目標工藝裡指定位置
2)指定的佈線資源應被使用
3)由於pld市場目前只剩下altera，xilinx，lattice，actel，quicklogic，atmel六家公司，其中前5家為專業pld公司，並且前3家幾乎占有了90％的市場份額，而我們一般使用a ltera，xilinx公司的pld居多，所以典型布局和佈線的工具為altera公司的quartus ii和 maxplus ii、xilinx公司的ise和foudation。
4)maxplus ii和foudation分別為altera公司和xilinx公司的第一代產品，所以布局佈線一般使用quartus ii和ise。
6、後**
1)時序**
2)驗證設計一旦程式設計或配置將能在目標工藝裡工作（使用時間延遲）。
3)所用工具同前**所用軟體。
7、時序分析
1)一般借助布局佈線工具自帶的時序分析工具，也可以使用synopsys公司的 primetime軟體和mentor graphics公司的tau timing analysis軟體。
8、驗證合乎效能規範
1)驗證合乎效能規範，如果不滿足，回到第一步。
9、版圖設計
1)驗證版版圖設計。
2)在板程式設計和測試器件
fpga的開發流程和關鍵步驟的含義
所謂綜合：就是將hdl語言、原理圖等設計輸入翻譯成由與、或、非門和ram、觸發器等基本邏輯單元的邏輯連線（網表），並根據目標和要求（約束條件）優化所生成的邏輯連線，生成edf檔案。
所謂實現（implement）是將綜合輸出的邏輯網表翻譯成所選器件的底層模組與硬體原語，將設計對映到器件結構上，進行布局佈線，達到在選定器件上實現設計的目的。實現主要分為3個步驟：翻譯（translate）邏輯網表，對映（map）到器件單元與布局佈線（place & route）。
翻譯的主
要作用是將綜合輸出的邏輯網表翻譯為xilinx特定器件的底層結構和硬體原語（具體的源語詳見ise中language templates）。
對映的主要作用是將設計對映到具體型號的器件上（lut、ff、carry等）。
布局佈線步驟呼叫xilinx布局佈線器，根據使用者約束和物理約束，對設計模組進行實際的布局，並根據設計連線，對布局後的模組進行佈線，產生fpga/cpld配置檔案。
FPGA設計流程指南
本部門所承擔的fpga設計任務主要是兩方面的作用 系統的原型實現和asic的原型驗證。編寫本流程的目的是 在於規範整個設計流程，實現開發的合理性 一致性 高效性。形成風格良好和完整的文件。實現在fpga不同廠家之間以及從fpga到asic的順利移植。便於新員工快速掌握本部門fpga的設計流程。由於目...
華為FPGA設計流程指南
本部門所承擔的fpga設計任務主要是兩方面的作用 系統的原型實現和asic的原型驗證。編寫本流程的目的是 在於規範整個設計流程，實現開發的合理性 一致性 高效性。形成風格良好和完整的文件。實現在fpga不同廠家之間以及從fpga到asic的順利移植。便於新員工快速掌握本部門fpga的設計流程。由於目...
FPGA課程設計報告
西安郵電學院 題目 採用ram實現計數器及fpga功能驗證 院系 電子工程學院 專業班級 學生姓名 導師姓名 起止時間 2012 06 18至2012 06 29 2012年 07 月 01 日 1 任務 用乙個10 8的雙口ram完成10個8位計數器，計數器的初值分別為1 10，時鐘頻率為1mhz...