數字電子技術
課程設計報告
姓名: 張保軍
班級：電科102
學號：1005b223
數字電子鐘邏輯電路設計
一、 簡述
數字電子鐘是一種用數字顯示秒、分、時、日的計時裝置，與傳統的機械鐘相比，它具有走時準確，顯示直觀、無機械傳動裝置等優點，因而得到了廣泛的應用。小到人們日常生活中的電子手錶，大到車站、碼頭、機場等公共場所的大型數顯電子鐘。
數字電子鐘的電路組成方框圖如圖1.1所示。
圖1.1 數字電子鐘框圖
由圖1.1可見，數字電子鐘由以下幾部分組成：石英晶體振盪器和分頻器組成的秒脈衝發生器；校時電路；六十進位制秒、分計數器，二十**制（或十二進位制）計時計數器；秒、分、時的解碼顯示部分等。
二、設計任務和要求
用中、小規模積體電路設計一台能顯示日、時、分、秒的數字電子鐘，要求如下：
1. 由晶振電路產生1hz標準秒訊號。
2. 秒、分為00～59六十進位制計數器。
3. 時為00～23二十**制計數器。
4. 周顯示從1～日為七進製計數器。
5. 可手動校時：能分別進行秒、分、時、日的校時。只要將開關置於手動位置，可分別對秒、分、時、日進行手動脈衝輸入調整或連續脈衝輸入的校正。
6. 整點報時。整點報時電路要求在每個整點前嗚叫五次低音（500hz），整點時再嗚叫一次高音（1000hz）。
三、可選用器材
1. 通用實驗底板
2. 直流穩壓電源
3. 積體電路：cd4060、74ls74、74ls161、74ls248及閘電路
4. 晶振：32768 hz
5. 電容：100μf/16v、22pf、3～22pf之間
6. 電阻：200ω、10kω、22mω
7. 電位器：2.2kω或4.7kω
8. 數顯：共陰顯示器lc5011-11
9. 開關：單次按鍵
10. 三極體：8050
11. 喇叭：1 w /4，8ω
四、設計方案提示
根據設計任務和要求，對照數字電子鐘的框圖，可以分以下幾部分進行模組化設計。
1. 秒脈衝發生器
脈衝發生器是數字鐘的核心部分，它的精度和穩定度決定了數字鐘的質量，通常用晶體振盪器發出的脈衝經過整形、分頻獲得1hz的秒脈衝。如晶振為32768 hz，通過15次二分頻後可獲得1hz的脈衝輸出，電路圖如圖1.2所示。
圖1.2 秒脈衝發生器
2. 計數解碼顯示
秒、分、時、日分別為60、60、24、7進製計數器、秒、分均為60進製，即顯示00～59，它們的個位為十進位制，十位為六進製制。時為二十**制計數器，顯示為00～23，個位仍為十進位制，而十位為三進製，但當十進位計到2，而箇位計到4時清零，就為二十**制了。
週為七進製數，按人們一般的概念一周的顯示日期「日、1、2、3、4、5、6」，所以我們設計這個七進製計數器，應根據解碼顯示器的狀態表來進行，如表1.1所示。
按表1.1狀態表不難設計出「日」計數器的電路（日用數字8代替）。
所有計數器的解碼顯示均採用bcd—七段解碼器，顯示器採用共陰或共陽的顯示器。
表1.1 狀態表
3. 校時電路
在剛剛開機接通電源時，由於日、時、分、秒為任意值，所以，需要進行調整。
置開關在手動位置，分別對時、分、秒、日進行單獨計數，計數脈衝由單次脈衝或連續脈衝輸入。
4. 整點報時電路
當時計數器在每次計到整點前六秒時，需要報時，這可用解碼電路來解決。即
當分為59時，則秒在計數計到54時，輸出一延時高電平去開啟低音與門，使報時聲按500hz頻率嗚叫5聲，直至秒計數器計到58時，結束這高電平脈衝；當秒計數到59時，則去驅動高音1khz頻率輸出而鳴叫1聲。
五、參考電路
數字電子鐘邏輯電路參考圖如圖1.3所示。
圖1.3 數字電子鐘邏輯電路參考圖
六、參考電路簡要說明
1. 秒脈衝電路
由晶振32768hz經14分頻器分頻為2hz，再經一次分頻，即得1hz標準秒脈衝，供時鐘計數器用。
2. 單次脈衝、連續脈衝
這主要是供手動校時用。若開關k1打在單次端，要調整日、時、分、秒即可按單次脈衝進行校正。如k1在單次，k2在手動，則此時按動單次脈衝鍵，使周計數器從星期1到星期日計數。
若開關k1處於連續端，則校正時，不需要按動單次脈衝，即可進行校正。單次、連續脈衝均由閘電路構成。
3. 秒、分、時、日計數器
這一部分電路均使用中規模積體電路74ls161實現秒、分、時的計數，其中秒、分為六十進位制，時為二十**制。從圖3中可以發現秒、分兩組計數器完全相同。當計數到59時，再來乙個脈衝變成00，然後再重新開始計數。
圖中利用「非同步清零」反饋到/cr端，而實現個位十進位制，十位六進製制的功能。
時計數器為二十**制，當開始計數時，個位按十進位制計數，當計到23時，這時再來乙個脈衝，應該回到「零」。所以，這裡必須使個位既能完成十進位制計數，又能在高低位滿足「23」這一數字後，時計數器清零，圖中採用了十位的「2」和個位的「4」相與非後再清零。
對於日計數器電路，它是由四個d觸發器組成的（也可以用jk觸發器），其邏輯功能滿足了表1，即當計數器計到6後，再來乙個脈衝，用7的瞬態將q4、q3、q2、q1置數，即為「1000」，從而顯示「日」（8）。
4．解碼、顯示
解碼、顯示很簡單，採用共陰極led數碼管lc5011-11和解碼器74ls248，當然也可用共陽數碼管和解碼器。
5. 整點報時
當計數到整點的前6秒鐘，此時應該準備報時。圖3中，當分計到59分時，
將分觸發器qh置1，而等到秒計數到54秒時，將秒觸發器ql置1，然後通過ql與qh相與後再和1s標準秒訊號相與而去控制低音喇叭嗚叫，直至59秒時，產生乙個復位訊號，使ql清0，停止低音嗚叫，同時59秒訊號的反相又和qh相與後去控制高音喇叭嗚叫。當計到分、秒從59：59—00：
00時，嗚叫結束，完成整點報時。
6. 嗚叫電路
嗚叫電路由高、低兩種頻率通過或門去驅動乙個三極體，帶動喇叭嗚叫。1khz
和500hz從晶振分頻器近似獲得。如圖中cd4060分頻器的輸出端q5和q6。q5輸出頻率為1024hz，q6輸出頻率為512hz。
實驗結果如下：
課程設計心得體會：
在這次的課程設計中不僅檢驗了我所學習的知識，也培養了我如何去把握一件事情，如何去做一件事情，又如何完成一件事情。在設計過程中，與同學分工設計，和同學們相互**，相互學習，相互監督。學會了合作，學會了運籌帷幄。
加強了動手能力，更深入的了解了所學知識的用途。在這次設計過程中，體現出自己單獨設計模具的能力以及綜合運用知識的能力，體會了學以致用、突出自己勞動成果的喜悅心情，從中發現自己平時學習的不足和薄弱環節，從而加以彌補.
數位電路課程設計報告時鐘設計
課程設計 題目姓名學號 院 系 電子電氣工程學院 班級數位電路課程設計報告 設計課題題目 定時搶答器 黎明大學電子工程系 專業應用電子技術 班級成員學號 小組成員 指導教師 設計時間 題目 定時搶答器 一 設計目的 掌握解碼器 十進位制加 減計數器的邏輯功能和工作原理，設計可預置時間的定時電路 分析...
數電課程設計報告
第一章設計指標 設計指標 第二章系統概述 2.1設計思想 2.2可行性論證 2.3各功能的組成 2.4總體工作過程 第三章單元電路設計與分析 3.1各單元電路的選擇 3.2設計及工作原理分析 第四章電路的組構與除錯 4.1 遇到的主要問題 4.2 現象記錄及原因分析 4.3 解決措施及效果 4.4 ...
數電課程設計報告
設計課題 簡單數字頻率計的設計 專業班級 電子資訊工程0802 學生姓名 指導教師 設計時間 2010年7月1日 7月5日 題目 簡單數字頻率計的設計 設計者 指導教師 摘要 數字頻率計是一種用十進位制數字顯示被測訊號頻率的數字測量儀器。通常情況下，利用示波器可以粗略測量被測訊號的頻率，精確測量就要...