各種電平標準討論（ttl，ecl，pecl，lvds、cmos、cml, gtl, hstl, sstl...）
ecl電路是射極耦合邏輯（emitter couple logic）積體電路的簡稱與ttl電路不同，ecl電路的最大特點是其基本閘電路工作在非飽和狀態所以，ecl電路的最大優點是具有相當高的速度這種電路的平均延遲時間可達幾個毫微秒甚至亞毫微秒數量級,這使得ecl積體電路在高速和超高速數字系統中充當無以匹敵的角色。
ecl電路的邏輯擺幅較小（僅約 0.8v ，而 ttl 的邏輯擺幅約為 2.0v ），當電路從一種狀態過渡到另一種狀態時，對寄生電容的充放電時間將減少，這也是 ecl電路具有高開關速度的重要原因。
但邏輯擺幅小，對抗干擾能力不利。
由於單元門的開關管對是輪流導通的，對整個電路來講沒有「截止」狀態，所以單元電路的功耗較大。
從電路的邏輯功能來看， ecl 積體電路具有互補的輸出，這意味著同時可以獲得兩種邏輯電平輸出，這將大大簡化邏輯系統的設計。
ecl積體電路的開關管對的發射極具有很大的反饋電阻，又是射極跟隨器輸出，故這種電路具有很高的輸入阻抗和低的輸出阻抗。射極跟隨器輸出同時還具有對邏輯訊號的緩衝作用。
在通用的電子器件裝置中，ttl和cmos電路的應用非常廣泛。但是面對現在系統日益複雜，傳輸的資料量越來越大，實時性要求越來越高，傳輸距離越來越長的發展趨勢，掌握高速資料傳輸的邏輯電平知識和設計能力就顯得更加迫切了。
1. 幾種常用高速邏輯電平
1.1lvds電平
lvds（low voltage differential signal）即低電壓差分訊號，lvds介面又稱rs644匯流排介面，是20世紀90年代才出現的一種資料傳輸和接**術。
lvds的典型工作原理如圖1所示。最基本的lvds器件就是lvds驅動器和接收器。lvds的驅動器由驅動差分線對的電流源組成，電流通常為3.
5 ma。lvds接收器具有很高的輸入阻抗，因此驅動器輸出的大部分電流都流過100 ω的匹配電阻，並在接收器的輸入端產生大約350 mv的電壓。當驅動器翻轉時，它改變流經電阻的電流方向，因此產生有效的邏輯「1」和邏輯「0」狀態。
lvds技術在兩個標準中被定義：ansi/tia/eia644 (2023年11月通過)和ieee p1596.3 (2023年3月通過)。
這兩個標準中都著重定義了lvds的電特性，包括：
① 低擺幅（約為350 mv）。低電流驅動模式意味著可實現高速傳輸。ansi/tia/eia644建議了655 mb/s的最大速率和1.
923 gb/s的無失真通道上的理論極限速率。
② 低壓擺幅。恆流源電流驅動，把輸出電流限制到約為3.5 ma左右，使跳變期間的尖峰干擾最小，因而產生的功耗非常小。
這允許積體電路密度的進一步提高，即提高了pcb板的效能，減少了成本。
③ 具有相對較慢的邊緣速率（dv/dt約為0.300 v/0.3 ns,即為1 v/ns）,同時採用差分傳輸形式，使其訊號雜訊和emi都大為減少，同時也具有較強的抗干擾能力。
所以，lvds具有高速、超低功耗、低雜訊和低成本的優良特性。
lvds的應用模式可以有四種形式：
① 單向點對點（point to point），這是典型的應用模式。
② 雙向點對點（point to point），能通過一對雙絞線實現雙向的半雙工通訊。可以由標準的lvds的驅動器和接收器構成；但更好的辦法是採用匯流排lvds驅動器，即blvds,這是為匯流排兩端都接負載而設計的。
③ 多分支形式(multidrop)，即乙個驅動器連線多個接收器。當有相同的資料要傳給多個負載時，可以採用這種應用形式。 ④ 多點結構（multipoint）。
此時多點匯流排支援多個驅動器，也可以採用blvds驅動器。它可以提供雙向的半雙工通訊，但是在任一時刻，只能有乙個驅動器工作。因而傳送的優先權和匯流排的仲裁協議都需要依據不同的應用場合，選用不同的軟體協議和硬體方案。
為了支援lvds的多點應用，即多分支結構和多點結構，2023年新推出的多點低壓差分訊號（mlvds）國際標準ansi/tia/eia 8992001，規定了用於多分支結構和多點結構的mlvds器件的標準，目前已有一些mlvds器件面世。
lvds技術的應用領域也日漸普遍。在高速系統內部、系統背板互連和電纜傳輸應用中，驅動器、接收器、收發器、並串轉換器/串並轉換器以及其他lvds器件的應用正日益廣泛。介面晶元**商正推進lvds作為下一代基礎設施的基本構造模組，以支援手機基站、中心局交換裝置以及網路主機和計算機、工作站之間的互連。
1.2ecl電平
ecl(emittercoupled logic)即射極耦合邏輯，是帶有射隨輸出結構的典型輸入輸出介面電路，如圖2所示。
ecl電路的最大特點是其基本閘電路工作在非飽和狀態，因此ecl又稱為非飽和性邏輯。也正因為如此，ecl電路的最大優點是具有相當高的速度。這種電路的平均延遲時間可達幾個ns數量級甚至更少。
傳統的ecl以vcc為零電壓，vee為-5.2 v電源，voh=vcc-0.9 v=-0.
9 v，vol=vcc-1.7 v=-1.7 v，所以ecl電路的邏輯擺幅較小（僅約0.
8 v）。當電路從一種狀態過渡到另一種狀態時，對寄生電容的充放電時間將減少，這也是ecl電路具有高開關速度的重要原因。另外，ecl電路是由乙個差分對管和一對射隨器組成的，所以輸入阻抗大，輸出阻抗小，驅動能力強，訊號檢測能力高，差分輸出，抗共模干擾能力強；但是由於單元門的開關管對是輪流導通的，對整個電路來講沒有「截止」狀態，所以電路的功耗較大。
如果省掉ecl電路中的負電源，採用正電源的系統(+5 v)，可將vcc接到正電源而vee接到零點。這樣的電平通常被稱為pecl（positive emitter coupled logic）。如果採用+3.
3 v供電，則稱為lvpecl。當然，此時高低電平的定義也是不同的。它的電路如圖3、4所示。
其中，輸出射隨器工作在正電源範圍內，其電流始終存在。這樣有利於提高開關速度，而且標準的輸出負載是接50ω至vcc-2 v的電平上。
在使用pecl 電路時要注意加電源去耦電路，以免受雜訊的干擾。輸出採用交流耦合還是直流耦合，對負載網路的形式將會提出不同的需求。直流耦合的介面電路有兩種工作模式：
其一，對應於近距離傳送的情況，採用傳送端加到地偏置電阻，接收端加端接電阻模式；其二，對應於較遠距離傳送的情況，採用接收端通過電阻對提供截止電平vtt 和50 ω的匹配負載的模式。以上都有標準的工作模式可供參考，不必贅述。對於交流耦合的介面電路，也有一種標準工作模式，即傳送端加到地偏置電阻，耦合電容靠近傳送端放置，接收端通過電阻對提供共模電平vbb 和50 ω的匹配負載的模式。
pecl是高速領域內一種十分重要的邏輯電路，它的優良特性使它廣泛應用於高速計算機、高速計數器、數字通訊系統、雷達、測量儀器和頻率合成器等方面。
1.3cml電平
cml電平是所有高速資料介面中最簡單的一種。其輸入和輸出是匹配好的，減少了外圍器件，適合於更高頻段工作。它的輸出結構如圖5所示。
cml 介面典型的輸出電路是乙個差分對形式。該差分對的集電極電阻為50 ω，輸出訊號的高低電平切換是靠共發射極差分對的開關控制的。差分對的發射極到地的恆流源典型值為16 ma。
假定cml的輸出負載為乙個50 ω上拉電阻，則單端cml輸出訊號的擺幅為vcc~vcc-0.4 v。在這種情況下，差分輸出訊號擺幅為800 mv。
訊號擺幅較小，所以功耗很低，cml介面電平功耗低於ecl的1/2，而且它的差分訊號介面和 ecl、lvds電平具有類似的特點。
cml到cml之間的連線分兩種情況：當收發兩端的器件使用相同的電源時，cml到cml可以採用直流耦合方式，不用加任何器件；當收發兩端器件採用不同電源時，一般要考慮交流耦合， 中間加耦合電容（注意這時選用的耦合電容要足夠大，以避免在較長連0 或連1 情況出現時，接收端差分電壓變小）。
但它也有些不足，即由於自身驅動能力有限，cml更適於晶元間較短距離的連線，而且cml介面實現方式不同使用者間差異較大，所以現有器件提供cml介面的數目還不是非常多。
2 各種邏輯電平之間的比較和互連轉化
2.1各種邏輯電平之間的比較
這幾種高速邏輯電平在目前都有應用，但它們在匯流排結構、功率消耗、傳輸速率、耦合方式等方面都各有特點。為了便於應用比較，現歸納以上三類電平各方面的特點，如表1所列。
2.2各種邏輯電平之間的互連
這三類電平在互連時，首先要考慮的就是它們的電平大小和電平擺幅各不一樣，必須使輸出電平經過中間的電阻轉換網路後落在輸入電平的有效範圍內。各種電平的擺幅比較如圖6所示。
其次，電阻網路要考慮到匹配問題。例如我們知道，當負載是50 ω接到vcc-2 v 時，lvpecl 的輸出效能是最優的，因此考慮的電阻網路應該與最優負載等效；lvds 的輸入差分阻抗為100 ω，或者每個單端到虛擬地為50 ω，該阻抗不提供直流通路，這裡意味著lvds輸入交流阻抗與直流阻抗不等，電阻值的選取還必須根據直流或交流耦合的不同情況作不同的選取。另外，電阻網路還必須與傳輸線匹配。
另乙個問題是電阻網路需要在功耗和速度方面折中考慮：既允許電路在較高的速度下工作，又盡量不出現功耗過大。
下面以圖7所示的lvpecl到lvds的直流耦合連線為例，來說明以上所討論的原則。
傳輸線阻抗匹配原則：
z≈r1//(r2+r3)
根據lvpcel輸出最優性能：
降低lvpecl擺幅以適應lvds的輸入範圍：gain=r3/(r2+r3)
根據實際情況，選擇滿足以上約束條件的電阻值，例如當傳輸線特徵阻抗為50 ω時，可取r1=120 ω，r2=58 ω，r3=20 ω即能完成互連。
由於lvds 通常用作併聯資料的傳輸，資料速率為155 mbps、622 mbps或1.25 gbps；而cml 常用來做序列資料的傳輸，資料速率為2.5 gbps或10 gbps。
一般情況下，在傳輸系統中沒有cml和lvds 的互連問題。
結語 本文粗淺地討論了幾種目前應用較多的高速電平技術。複雜高速的通訊系統背板，大螢幕平板顯示系統，海量資料的實時傳輸等等都需要採用新高速電平技術。隨著社會的發展，新高速電平技術必將得到越來越廣泛的應用
5v ttl和5v cmos邏輯電平是通用的邏輯電平。 ·3.3v及以下的邏輯電平被稱為低電壓邏輯電平，常用的為lvttl電平。
·低電壓的邏輯電平還有2.5v和1.8v兩種。
·ecl/pecl和lvds是差分輸入輸出。 ·rs-422/485和rs-232是串列埠的介面標準，rs-422/485是差分輸入
常用電平標準
現在常用的電平標準有ttl、cmos、lvttl、lvcmos、ecl、pecl、lvpecl、rs232、rs485等，還有一些速度比較高的lvds、gtl、pgtl、cml、hstl、sstl等。下面簡單介紹一下各自的供電電源、電平標準以及使用注意事項。
ttl：transistor-transistor logic 三極體結構。
vcc：5v；voh>=2.4v；vol<=0.5v；vih>=2v；vil<=0.8v。
因為2.4v與5v之間還有很大空閒，對改善雜訊容限並沒什麼好處，又會白白增大系統功耗，還會影響速度。所以後來就把一部分「砍」掉了。也就是後面的lvttl。
lvttl又分3.3v、2.5v以及更低電壓的lvttl(low voltage ttl)。
TTL CMOS電平標準
ttl電平訊號被利用的最多是因為通常資料表示採用二進位制規定，5v等價於邏輯 1 0v等價於邏輯 0 這被稱做ttl 電晶體 電晶體邏輯電平 訊號系統，這是計算機處理器控制的裝置內部各部分之間通訊的標準技術。ttl積體電路的全名是電晶體 電晶體邏輯積體電路 transistor transistor...
關於錄音時電平標準的闡述
眾所周知，錄音時的電平非常重要，錄大了會破，錄小了，又會給後期縮混增加不必要的麻煩，更會由於提公升原有的電平而產生雜訊。那麼，什麼是好的錄音電平呢？在這裡，我從兩個角度來說 1 經過調音台錄入電腦活多軌機 在這種情況下，要注意的是兩個問題。第一，是調音台電平的問題。調音台作為訊號輸入的初始裝置，要使...
各種螺紋標準
國外螺紋的識別和轉化 隨著國內外技術交流的日益頻繁，許多國外的技術圖樣和技術資訊進入我國企業，但是由於世界各國存在公尺製和英吋之差，給工作帶來了困難和障礙，其中各國在機械上所採用的各種各樣的螺紋，就是其中的事例之一，現對國外常用的一些螺紋提供識別和轉化的辦法。1 英吋制統一螺紋的識別 英吋制統一螺紋...