硬體工程師emc必備知識系列(一）接地的基本概念
關鍵字： 接地基本概念硬體工程師
引言 接地，是個很複雜的問題，一篇帖子很難說的清楚，同時還想從例子說起，以便能夠讓大家認識到事物的本質，對我這樣乙個工科出身的硬體工程師來說還是有些難度，總怕表達不清楚或不到位，把大家引入歧途。盡力吧，講的不當的地方，希望大家體諒。
以下一些基本概念，後續將著重講工作地的設計和分析方法，因為，工作地是最複雜，也最容易在實際設計當中出錯。當然也是硬體工程師必須要搞清的東西。
基本概念
接地，比較直觀的就是接大地。實際上，接地是乙個系統級的概念，接大地已經不能清晰地描述系統接地的概念了。為了清楚表達接地的概念，可以引用亨利.
奧特的定義：「接地是為電流返回其源提供的低阻抗通道」。
對於不同的應用，有不同的理解，對於線路工程師來說，接地的含義通常是線路電壓的參考點；對於系統設計師來說，它常常是機櫃或機架；而對電氣工程師來說，它卻是綠色安全地線或接到大地的意思。
接地的作用
設計中接地往往基於各種理由，例如電力配電、安全、訊號綜合、防雷、emi和靜電放電等等。接地設計時，電流幅度和頻率是兩項關鍵因素，他們決定著接地應採用何種方式以及系統對接地質量要求的高低。根據接地需求的不同，接地的主要作用有：
防雷接地
把可能受到雷擊的物體和大地相接，以提供洩放大電流的通路稱之為防雷地。這種接地的目的很明確，就是防止人及物體遭到雷擊，這些物體可以是天線、大樓、電子或電氣裝置等。
由於雷電放電電流一般是脈衝性的大電流（可高達上百千安），其上公升沿可達到微秒量級（1-10 微秒，持續時間100 微秒以下），因此要求防雷接地的接地阻抗要小。為了避免雷擊電流引發機房裝置之間的高電位差，要求裝置之間特別是有電氣聯絡或距離較近的裝置進行低電感和電阻搭接。
保護接地
保護接地就是為了保護裝置、裝置、電路及人身的安全。因此，在裝置、裝置、電路的底盤及機殼端一定要採取保護接地。因保護接地和人身安全相關，保護接地的方式在配電的標準規範中以及安全規範都有嚴格規定。
保護地主要用以保護工頻故障電壓對人身造成的危害，其保護原理是：通過把帶故障電壓的裝置外殼短路到大地或地線端，保護過程中產生的短路電流使熔絲或空氣開關斷開。保護地的工頻電阻要求較小，同時要求保護地的可靠性很高。
從電源頻率的角度來看，如僅對人身安全的保護接地而言，可以不對保護地提出低電感的要求。
工作接地
工作地線是單板、母板或系統之間訊號的等電位參考點或參考平面，它給訊號回流提供了低的阻抗通道。訊號質量很大程度上依賴於工作接地質量的好壞。由於受接地材料特性和其他技術因素的影響，接地導體的連線或搭接無論做的如何好，總有一定的阻抗，訊號的回流會在工作地線上產生電壓降，形成地紋波，對訊號質量產生影響；訊號越弱，訊號頻率越高，這種影響就越嚴重。
儘管如此，在設計和施工中最大限度地降低工作接地導體的阻抗仍然是非常重要的。
遮蔽接地
遮蔽接地是和結構息息相關的措施。電磁遮蔽時並不要求與大地連線，遮蔽結構接到大地上更多的是安全等方面的需要。
為了防止電磁輻射和干擾，系統設計中常採用結構遮蔽的方法。為了使結構有較好的遮蔽效能，要求對結構箱體的開孔尺寸有一定限制，特別是通風孔。但是電纜出線往往會破壞了這種遮蔽效能，因此要求電纜在出遮蔽體時與機櫃連線。
防靜電接地
靜電的危害是眾所周知的，當人手觸控電子裝備時，由人體附帶的數以千伏的靜電電壓，會對裝置中的電子器件發生放電，雖然靜電的能量不高，但產生的瞬時電流足夠大，有可能造成電子器件的損壞。
人體產生的高電壓靜電通過沒有接好大地的單板上安裝的金屬拉手條，會產生放電現象，如果單板上的電子器件絕緣處理的不好，瞬態「大電流」足以破壞絕緣造成單板上器件的永久性損壞。如果在機箱上裝了防靜電手腕，在人體觸控裝置之前，通過防靜電手腕把靜電洩放到大地，以使人體和裝置之間的電位相等從而達到保護的目的。
由於防靜電接地大多針對人和裝置，因此在人體和裝置之間增加保護電阻（如防靜電手腕中的電阻）防止機櫃帶電對人身造成的可能傷害，當然也可限制人體對地產生的靜電。
硬體工程師emc必備知識系列(二）接地之目的
關鍵字： 接地目的硬體工程師
在上篇帖子裡提到了接地的目的，這篇還是要重點說一下：
接地根本目的就是改變共模電流的方向。
對於任何訊號，都會選擇最小阻抗的路徑返回訊號源端。那麼如何選擇接地點硬體工程師必須認真考慮，產品的emc問題和單點、多點接地關係不大，接地主要是為了改變共模電流方向；接地位置不對，不僅解決不了干擾，反而會加大干擾，不如不接地。
產品中的外接電纜和接地線都是天線（又乙個知識點，這裡就不討論天線的問題，留著其他帖子討論），對於干擾訊號，即使沒有直接相連，也會由這些天線自動接收外部干擾，以及對外產生干擾發射或傳導。
所以接地點的選擇依據就是避免這些干擾共模電流進入板卡內部，以下用一些圖表來說明：
圖1就是比較好的接地選擇點；
圖1 就近接地地
圖2避免這樣的選擇，這樣的選擇輕者板卡工作異常，重則燒毀板卡；
圖2 最差接地點
對於一些浮地產品，同樣存在問題，因為浮地阻止不了電流流入工作地。所以不要認為浮地產品，特別是一些自帶電池的產品，就不需要考慮emc問題，也許問題更嚴重。
從圖3可以看出，浮地對共模電流無能為力。
圖3 浮地的影響
硬體工程師emc必備知識系列(三）接地的布局
關鍵字： 接地布局硬體工程師
我們在做產品時，除了需要考慮完成的功能，同時需要考慮產品的rams要求，同樣地emc分析也是乙個好的產品必須具備的步驟。什麼是rams分析？怎樣分析？
我會在討論完emc問題後，為大家慢慢講解。今天重點說一說emc設計中的布局。
乙個產品，沒有乙個好的布局是不可相像的。比如，機箱的每個面都有引線，暫不說帶來的emc問題，就是從美觀和可安裝性上來說，就不可能成為乙個好的產品。先從結構上說起，我們布局時盡量把引線放在機箱對稱的兩側，最好的放在一側，這樣無論是外觀，還是可安裝性，都是上上之選。
下圖是一種不好的布局圖，也是最常見的。
不管是機籠，還是一塊整板，只要你邏輯功能圖都如上圖一樣，那麼你就要注意了，右邊的電纜到達一定長度時，不管你加不加c1，結果都是一樣的：產品不可能通過測試。
如果根據下圖修改，效果會好很多。
上圖最大的特點，就是一側布局。但這樣還是不夠，如果有大能量共模干擾耦合到電源線上，雖然能量不會通過板卡內部，但干擾會在電纜介面部分形成區域性電壓差，很可能燒毀電纜介面晶元，所以需要在電纜與晶元之間的導線上串乙個幾十歐的電阻，並在電阻與介面晶元之間的訊號線與訊號參考地上加tvs 管。
硬體工程師emc必備知識系列(四)接地之浪湧試驗時為什麼只燒毀功放板
關鍵字： 接地浪湧硬體工程師
有人問我：在做裝置的浪湧試驗時，其他的都沒有損壞，為什麼只有離電源輸入端最遠的功放板燒毀了？我也很納悶，等看過了他的布局圖，我樂了，因為我也犯過同樣的錯誤。
裝置布局圖如下：
在分析前，先明確接地的概念，這裡的接地，不是指安全地，而是特指參考地。因為emc測試所說的地就是參考地，是乙個大面積的等電位的金屬板，這個金屬板接大地的線纜就是安全接地線。
這只是個簡圖，原圖上沒有c1、c2、 c3、c4和c5，是我後期為了分析容易補上去的，電源輸入線的正負極之間肯定也有保護電路，如果大家感興趣，我們可以在後續文章裡再重點討論。同樣，我們這裡也不討論差模干擾，因為對於浪湧，差模很容易解決。
在裝置布局時，他考慮更多的是功能，對emc設計考慮的太少。emc裡的接地的主要目的是改變共模干擾傳輸路徑，避免干擾電流流過敏感電路。
原圖的設計中針對浪湧的處理，靠的是工作地和機箱間的空氣間隙來保證。但是，對於高頻干擾訊號，影響最大的是寄生引數，隔離電路只能阻斷差模訊號，對共模干擾沒有阻隔能力。
從圖上可以看出，相對於輸入干擾訊號，存在很多寄生通道，如c1、c2、 c3、c4和c5，因為任何訊號的傳遞，都是閉環的，干擾訊號肯定會通過這些寄生通道流回到干擾源，只是流過不同寄生通道的電流大小不同罷了。
當電纜相對於參考地位10cm時，寄生電容為50pf/m，寄生電感是10nh/m。對於長距離傳輸的電纜，功放和外設之間的距離超過100公尺，這個時候，如果c1和c2也是寄生電容，那麼c3和c4就是乙個低阻抗的通路，浪湧共模干擾電流就通過大面積的背板流向功放板，然後通過c3流向參考地，功放板能保住那就見鬼了。
為什麼控制板沒有問題呢？那是因為控制板沒有對地洩放通路，準確地說對參考地的寄生電容太小，相對於功放板的輸出電纜，可以忽略不計。
分析到這裡，大家應知道怎麼進行emc改造了吧，那就是在電源板上加上c1和c2。
c5和機箱接地點對本文分析影響不大，但它在其他應用裡影響相當可以。本來想同時分析一下，但不知不覺，就寫了這麼多，只好打住，也不知道說明白了沒有，呵呵。
硬體工程師emc必備知識系列(五)-數字地和模擬地如何接？
關鍵字： 接地基本概念硬體工程師
概述：pcb模擬地和數字的接法在很多資料裡都有論述，基本大部分是從訊號完整性的角度來進行講解。既然這個帖子是屬於emc分析，所以，本帖子重點從emc設計的角度進行論述。
接地的目的是為了引導干擾電流的方向，也就是說，乙個好的結構布局保證裝置對外干擾電流不流向電纜，外部對裝置的干擾電流不流向核心電路。裝置的通用接地點一般靠近電源輸入口。
對於靜電測試，容易出現問題的地方一般出現在介面部分以及開口或接縫處，這裡不討論其他問題，只討論模擬接地。
很多儀器儀表產品的基本結構如下圖所示：
上圖是乙個典型接法，模擬地與機箱之間不是直接電連線，採用一點接地。在靜電測試中，模擬介面不可避免的會把能量接入模擬地，再通過接地點流向機箱（上幾篇文章詳細地論述了pcb板直接接機箱或浮地，結果是一樣的，只不過流過pcb的干擾電流大小的問題）。在靜電通過接地點時，在數字地和模擬地之間有乙個△v的電壓差，相對於模擬器件（a/d,d/a），這個壓差就會影響到模擬器件的工作，a/d採集可能出現壞點，d/a輸出可能就有乙個階躍，這在一些應用中就是致命的。
硬體工程師
4 有一定的底層軟體設計基礎 5 熟悉微控制器程式設計 6 動手能力和學習能力強 7 通訊工程或電子資訊等專業碩士研究生以上學歷。華為面試題目 全都是幾本模電數電訊號微控制器題目 1.用與非門等設計全加法器 2.給出兩個閘電路讓你分析異同 3.名詞 sram 靜態隨機訪問儲存器 ssram 同步靜態...
硬體工程師基礎知識
目的 基於實際經驗與實際專案詳細理解並掌握成為合格的硬體工程師的最基本知識。1 基本設計規範 2 cpu基本知識 架構 效能及選型指導 3 motorola公司的powerpc系列基本知識 效能詳解及選型指導 4 網路處理器 intel motorola ibm 的基本知識 架構 效能及選型 5 常...
硬體工程師基本知識
目的 基於實際經驗與實際專案詳細理解並掌握成為合格的硬體工程師的最基本知識。1 基本設計規範 2 cpu基本知識 架構 效能及選型指導 3 motorola公司的powerpc系列基本知識 效能詳解及選型指導 4 網路處理器 intel motorola ibm 的基本知識 架構 效能及選型 5 常...