電子設計工程師認證綜合知識考試 輔導講義

2022-08-14 05:12:02 字數 4595 閱讀 5213

(二)基本電路與電路基本定律

一、基爾霍夫定律

(1)基爾霍夫電流定律(kcl):在集總引數電路中,任何時刻,對任一結點,所有流出(或流入)該結點的支路電流的代數和等於零。

注意:1.流出結點的電流取「+」,流入結點的電流取「-」;

2.電流的流入和流出依據電流的參考方向而定;

3.求和應對該結點的所有支路電流進行,不應遺漏。

(2)基爾霍夫電壓定律(kvl):在集總引數電路中,任意時刻,沿任意迴路,所有之路電壓的代數和等於零。

注意:1.首先應選定乙個迴路的繞行方向(順時針或逆時針);

2.之路電壓的參考方向與繞行方向一致取「+」,反之則取「-」;

3.求和應遍及該迴路中所有的支路電壓,不應遺漏。

二、戴維寧定理(含源一埠的等效)

乙個含源一埠(含獨立源、線性電阻和受控源),對外電路而言,可以用乙個電壓源和電阻的串聯組合等效置換;電壓源的電壓等於含源一埠的開路電壓,電阻等於含源一埠內部所有獨立源置零後的輸入電阻。

注意:1.應用時,應熟練求解、和等參量,()

2.等效時,應注意電壓源的參考方向和一致。

三、疊加定理

**性電路中某處的電壓或電流都是電路中各個獨立源單獨作用時,在該處分別產生的電壓或電流的疊加。

注意:1.理解什麼是「各個獨立源單獨作用」;

2.注意各分量的參考方向要盡量一致;

3.受控源時鐘保留在各分電路中;

4.功率不適用於疊加定理。

附:引申

戴維寧定理——諾頓定理——最大功率傳輸定理;

疊加定理——齊次定理。

四、濾波器

根據輸出埠對訊號頻率範圍的要求,設計專門的網路,置於輸入、輸出埠之間,使輸出埠所需要的頻率分量能夠順利通過,而抑制不需要的頻率分量,這種具有選頻功能的中間網路被稱之為濾波器。

通帶——希望保留的頻率範圍;

阻帶——希望抑制的頻率範圍。

濾波器可分為:低通濾波器、高通濾波器、帶通濾波器、帶阻濾波器四種形式。

五、rlc串聯、併聯電路

(1)rlc串聯電路(如圖所示)

其中:稱為rlc串聯電路的阻抗。

可見,阻抗模反映了電壓與電流大小的關係;阻抗角反映了電壓與電流之間的相位關係。,電路呈現感性;,電路呈現容性;,電路呈現阻性。

如果以電流為參考相量,可做相量圖如圖所示。

在rlc串聯電路中,如果,則有:

,即,稱電路發生串聯諧振。具有以下特點:

1.阻抗最小,電感和電容串聯環節的阻抗為零,相當於短路;

2.輸入電壓有效值不變的情況下,電流最大:

3.電感和電容串聯部分的電壓為零,電阻電壓等於埠電壓,但是電感或電容兩端的電壓均不為零。

, ,q稱為品質因數。

(2)rlc併聯電路(如圖所示)

其中:稱為rlc併聯電路的導納。導納模反映了電壓與電流大小的關係;導納角反映了電壓與電流之間的相位關係

如果以電流為參考相量,可做相量圖如圖所示。

在rlc併聯電路中,如果,則有:

,稱電路發生併聯諧振。具有以下特點:

1.導納最小,(即阻抗最大,等於r),電感和電容併聯環節的導納為零,相當於開路;

2.輸入電壓有效值不變的情況下,電流最大:

3.電感和電容併聯部分的總電流為零,電阻電流等於埠電流,但是流過電感或電容的電流均不為零。

,q稱為品質因數。

btl功率放大器

亦稱橋式推挽電路,功率放大器的輸出級與揚聲器間採用電橋式的聯接方式,主要解決ocl、otl功放效率雖高,但電源利用率不高的問題。與ocl和otl功放相比,在相同的工作電壓和相同的負載條件下,btl是它們輸出功率的3至4倍.在單電源的情況下,btl可以不用輸出電容,電源的利用率為一般單端推挽電路的兩倍,適用於電源電壓低而需要獲得較大輸出功率的場合。

d類放大器

d類(數字音訊功率)放大器是一種將輸入模擬音訊訊號或pcm數字資訊變換成pwm(脈衝寬度調製)或pdm(脈衝密度調製)的脈衝訊號,然後用pwm或pdm的脈衝訊號去控制大功率開關器件通/斷音訊功率放大器,也稱為開關放大器。具有效率高的突出優點.數字音訊功率放大器也看上去成是乙個一位元的功率數模變換器.

放大器由輸入訊號處理電路、開關訊號形成電路、大功率開關電路(半橋式和全橋式)和低通濾波器(lc)等四部分組成.d類放大或數字式放大器。系利用極高頻率的轉換開關電路來放大音訊訊號的。

1. 具有很高的效率,通常能夠達到85%以上。

2. 體積小,可以比模擬的放大電路節省很大的空間。

3. 無裂雜訊接通

4. 低失真,頻率響應曲線好。外圍元器件少,便於設計除錯。

a類、b類和ab類放大器是模擬放大器,d類放大器是數字放大器。b類和ab類推挽放大器比a類放大器效率高、失真較小,功放電晶體功耗較小,散熱好,但b類放大器在電晶體導通與截止狀態的轉換過程中會因其開關特性不佳或因電路引數選擇不當而產生交替失真。而d類放大器具有效率高低失真,頻率響應曲線好。

外圍元器件少優點。ab類放大器和d類放大器是目前音訊功率放大器的基本電路形式。

直接頻率合成(dds)的原理,特點及應用介紹

直接頻率合成(dds)的原理,特點及應用介紹

直接頻率合成(dds)技術因有突出的特點,如輸出波形靈活且相位連續(這是其最大優勢)、頻率穩定度高、輸出頻率解析度高、頻率轉換速度快、輸出相位雜訊低、整合度高、功耗低、體積小等,使其在頻率合成源技術中被廣泛應用,但dds合成頻率比較低且輸出頻譜雜散較大,又限制了其應用。

一、什麼是dds?

direct digital synthesis(dds)是一種產生模擬波形的方法。通常是通過數字形式的時間轉換訊號再執行數模轉換產生正弦波。因為dds裝置上執行是基於數字,所以能夠在輸出頻率、正弦波頻率分解和執行於寬頻率頻譜之間相互轉換。

由於設計優勢和處理技術,如今的dds裝置十分簡潔而且低功耗。

二、為什麼要使用dds?有沒有其它簡便方法產生頻率?

精確產生和控制各種頻率的波形和輪廓的能力變成關鍵必需條件是很多任務業方面的共識。下面是一些設計的重要考慮因素:是否提供優秀效能可用於通訊方面的、方便的低相噪,可變頻率的波形、用於工業方面的簡單產生頻率、生物測試裝置應用,方便的工具機械等等。

許多頻率產生的可能方案對工程師開放,範圍從基於pll技術的高頻合成到動態可程式設計dac輸出產生低頻時任意波形。但是dds技術能解決通訊和工業方面頻率產生應用,因為單片整合ic裝置能產生可程式設計模擬輸出的高效能和精度波形。它在這兩個方面很快獲得了接受。

況且,在處理技術和設計方面連續的改進導致了**和功耗級別達到了以前無法想象的地步,比如:ad9833,乙個基於dds的可程式設計波形產生,在25mhz時鐘和5.5v下工作的最大功耗才為30mw。

三、用dds的最大好處是什麼?

像ad9833的dds是可程式設計的通過高速串列埠外圍介面(spi),只需要乙個外部時鐘去產生簡單正弦波就可工作。dds裝置現在能夠在基於1ghz的時鐘下產生低於1hz到400mhz的波形,它低功耗,廉價,小封裝,聯合內部的優良效能和對輸出波形數字可程式設計能力,使dds裝置比起由分立元件組成的低靈活性的方案來說是極其有吸引力的解決方案。

四、典型的dds裝置能產生什麼種類的波形?

dds裝置不僅僅侷限於純粹的正弦波輸出,比如:ad9833可輸出正弦波,方波和三角波。

五、dds裝置如何產生正弦波?

下圖是乙個dds裝置內部電路的細目分類:它主要由乙個相位積聚者,乙個相位振幅轉換方法和乙個dac。乙個dds產生一特定頻率的正弦波,頻率取決於兩個可變引數:

參考時鐘頻率和寫進頻率暫存器的可程式設計二進位制數(調諧命令)。

寫進頻率暫存器的二進位制數提供主要輸入到相位積蓄者,如果正弦波查詢錶用了,相位積蓄者為查詢表估算相位位址,輸出振幅的數字值-----對就於正弦波的相位-----送到dac,依次轉換模擬電壓或者電流的相信值的數值,去產生可變頻率正弦波,(相位增量由二進位制數決定)乙個連續值在各自的時鐘週期被加到相位積蓄者。如果相位增量大,相位積蓄者將通過正弦查詢表加快所以產生高頻率正弦波。如果相位增量小,相位積蓄將經過更多步驟,因此產生較慢的波形。

基本鎖相環電路工作原理

鎖相的意義是相位同步的自動控制,能夠完成兩個電訊號相位同步的自動控制閉環系統叫做鎖相環,簡稱pll。它廣泛應用於廣播通訊、頻率合成、自動控制及時鐘同步等技術領域。

圖1 基本鎖相環組成框圖

圖1是鎖相環的基本組成框圖,它主要由鑑相器(pd)、環路濾波器(lf)和壓控振盪器(vco)組成。 壓控振盪器的輸出uo(t)接至相位比較器的乙個輸入端,壓控振盪器的輸出頻率的高低由低通濾波器上建立起來的平均電壓uc(t)大小決定。施加於相位比較器另乙個輸入端的外部輸入訊號ui(t)與來自壓控振盪器的輸出訊號uo(t)相比較,比較結果產生的誤差輸出電壓ud(t)正比於ui(t)和uo(t)兩個訊號的相位差,經過低通濾波器濾除高頻分量後,得到乙個平均值電壓uc(t)。

這個平均值電壓uc(t)朝著減小vco輸出頻率和輸入頻率之差的方向變化,直至vco輸出頻率和輸入訊號頻率獲得一致。這時兩個訊號的頻率相同,兩相位差保持恆定(即同步),稱作相位鎖定。

當環路鎖定後,如果輸入訊號頻率ωi或vco振盪頻率ωo發生變化,則vco振盪頻率ωo跟蹤ωi而變化,維持ωo=ωi的鎖定狀態,這個過程稱為跟蹤過程或同步過程。相應地,能夠維持環路鎖定所允許的最大固有頻差|δωi|,稱為鎖相環路的同步帶或跟蹤帶,用δωh表示。超出此範圍,環路則失鎖。

失鎖時,ωoωi,如果從兩個方向設法改變ωi,使ωi向ωo靠攏,進而使ωo =(ωi-ωo),當ωo小到某一數值時,環路則從失鎖進入鎖定狀態。這個使pll經過頻率牽引最終導致入鎖的頻率範圍稱為捕捉帶ωp。

初級電子設計工程師認證綜合知識考試命題說明 試行

發布於 2012 6 20 22 52 14 本站 一 命題依據 1.照歷屆全國大學生電子設計競賽試題的相關知識 系統組成 電路分析等 2.參照教育部對部分高校教學評估時的電類學生評測試題的相關內容 3.參照國內主要高校電子資訊類專業教學計畫中所涉課程及實驗的基本知識與基本技能 4.參照電子設計工程...

電子設計工程師認證標準

3 實踐技能與工程設計能力 按照相應專業提出針對個人職業發展定位和方向的相關技術及工程設計能力等內容。注 這三部分內容是認證標準的基本組成部分 論證時將根據不同認證專案的專業和等級而採用不同的權重和考試方式 五 認證標準 1.電子設計初級工程師資格認證標準 2.電子設計助理工程師資格認證標準 六 認...

電子設計工程師認證標準

3 實踐技能與工程設計能力 按照相應專業提出針對個人職業發展定位和方向的相關技術及工程設計能力等內容。注 這三部分內容是認證標準的基本組成部分 論證時將根據不同認證專案的專業和等級而採用不同的權重和考試方式 五 認證標準 1.電子設計初級工程師資格認證標準 2.電子設計助理工程師資格認證標準 六 認...